一种基于硅基量子点光子器件单片集成的方法
技术领域
本发明涉及半导体衬底技术领域，尤其涉及一种基于硅基量子点光子器件单片集成的方法。
背景技术
在过去的半个多世纪里，电子集成电路为现代生活特别是信息科技行业做出了至关重要的贡献，但如今它的信号传输速度越来越难满足人们对全球互联网流量的需求。因此，如今的通讯信息行业正面临一个迫在眉睫的难题，那就是如何解决传统电互连电路传输宽带小，功耗大，信号延迟长，成本高等等一系列问题。对比于传统的电互连集成电路，依靠光传递信息的光互连具有传输快，损耗小，成本低，从而引起连人们的广泛关注与研究。
其中，硅光电学被认为是最具有潜力代替传统电子集成完成信息技术革命的科技。这不仅仅是因为硅在地壳中含量极高，极大降低了成本，更是因为高纯度的硅材料可用于制造绝缘层上硅(SOI，Silicon-on-insulator)波导，其极低的光学损耗有利于超大规模光学集成。但由于硅是间接带隙半导体材料，其本身无法作为高效的发光器件。III-V族化合物材料作为直接带隙其，复合发光效率比硅高了三个数量级，因此常常用来与SOI整合为一体从而实现完整的光电器件功能。迄今为止，已成功实现整合SOI与III-V族化合物材料的方式是芯片焊接法，然而这种方法有着产量低，阈值受温度影响大等等一系列问题。最新的研究表明，最好的解决办法是硅上直接异质外延生长III-V族化合物材料，从而实现多光学器件的单片集成。
然而硅基III-V族材料的外延生长技术主要受限于III-V族和硅的极性不同、晶格失配和不同的热膨胀系数等差异，因此相应的会出现反相畴(APDs)、穿透位错(TDs)和微裂缝等问题。通过深入优化分子束外延(MBE)生长技术，例如引入结核层和应力超晶格位错过滤层，并通过结合高温煺火技术，高质量硅基III-V族材料近期已经被实现。另外，一种新型材料——量子点，其作为激光器增益材料具有超低阈值低电流密度和极高的阈值温度稳定特性。因此通过整合高质量硅基III-V材料与量子点技术,硅基光发射器已不再是瓶颈。
此外，中国中山大学和英国UCL联合报道了首例硅基单模(Single-mode)量子点分步反馈(DFB，Distributed Feed Back)激光器，该器件利用了侧面光栅刻蚀技术，从而免除了传统DFB的高成本二次生长要求。此技术也为之后的光集成电路提供了简化与低成本的解决思路。本发明的主要目的在于提供了一种将现有的DFB量子点激光器与其他光学器件集成在同一SOI衬底上从而实现硅基单片集成的方法。
发明内容
本发明的目的是提供一种基于硅基III-V族量子点器件的单片集成方法。该方法将量子点激光器与其它主动和被动光电器件在CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)兼容的SOI衬底上进行单片集成，从而充分发挥硅基光子学的优势，从而获得包括量子点激光器、量子点电吸收光调制器、硅波导和量子点高速光电探测器集成的硅基量子点光收发模块。
为解决上述技术问题，本发明提供一种基于硅基量子点光子器件单片集成的方法，所述方法包括以下步骤：
S1、首先在SOI衬底预设的有源模块区域上制备出图形窗口，并在所述图形窗口区域刻蚀至硅衬底层以得到激光器、调制器和探测器的外延窗口；
S2、通过MBE设备在外延窗口中选择性生长Ⅲ-Ⅴ族量子点外延结构层，然后对激光器和调制器的外延结构层进行选择性区域褪火处理以使激光器有源区与调制器有源区的能带隙不同；
S3、对硅波导进行刻蚀；
S4、对激光器、调制器和探测器的外延结构层进行脊型波导刻蚀，然后对激光器脊型波导进行侧面光栅刻蚀，同时对激光器和调制器的脊型波导进行电隔离刻蚀；
S5、将激光器、调制器和探测器的脊型波导镀上保护层和绝缘层，并对保护层和绝缘层进行图形化与顶层开窗处理，然后再进行平坦化处理；
S6、在激光器、调制器和探测器上蒸镀正电极和负电极并进行RTP处理；
S7、进行后期的减薄、切割处理。
优选地，所述步骤S1具体实现方式包括：首先利用光刻技术在SOI衬底预设的有源模块区域上制备出图形窗口，然后通过RIE技术或ICP技术在所制备的图形窗口区域刻蚀出激光器、调制器和探测器的外延窗口以使SOI衬底中的硅衬底层暴露出来。
优选地，所述步骤S2具体实现方式包括：
S21、首先通过MBE设备在所述外延窗口内的硅衬底层上生长一层硅外延层，然后在硅外延层上生长Ⅲ-Ⅴ族异质结构，并通过结合高温褪火技术得到Ⅲ-Ⅴ族量子点外延结构层；
S22、在调制器外延结构层表面通过PECVD和图形化刻蚀处理制备一个厚度为150-300nm的二氧化硅盖层，其制备温度为300-350℃；
S23、利用PVD在激光器外延结构层上制备一个厚度为150-300nm的二氧化钛盖层，其制备温度为30-100℃；
S24、在700-750℃条件下放置15-60s进行快速褪火，然后放入氢氟酸中洗去二氧化硅盖层和二氧化钛盖层。
优选地，所述Ⅲ-Ⅴ族量子点外延结构层包括从下到上依次叠加的Ⅲ-Ⅴ缓冲层、N型接触层、N型光限制层、5-7个周期高密度量子点有源区、P型光限制层和P型接触层，其中：
所述Ⅲ-Ⅴ缓冲层的厚度为1-1.5μm，其采用的是镓砷材料；
N型接触层的厚度为300-400nm，其采用的是掺硅的镓砷材料，掺硅浓度为1×1018cm-3-3×1018cm-3；
N型光限制层的厚度为1.3-1.5μm，其采用的是掺硅的铝镓砷材料，掺硅浓度为1×1018cm-3-3×1018cm-3；
5-7个周期高密度量子点有源区为铟砷量子点有源区，其每个周期的生长步骤如下：首先生长一个厚度为30-70nm的镓砷浸润层，然后沉积一个厚度为2-4源自层厚度的铟砷量子点材料层，再在铟砷量子点材料层上沉积一个厚度为5-10nm的铟镓砷覆盖层，最后生长一个厚度为50-70nm的镓砷间隔层；
P型光限制层的厚度为1.3-1.5μm，其采用的是掺铍的铝镓砷材料，掺铍浓度为5×1017cm-3-9×1017cm-3；
P型接触层是高掺杂P型镓砷接触层，其厚度为300-400nm，掺杂浓度为1×1019cm-3-3×1019cm-3。
优选地，所述步骤S3具体实现方式为：利用RIE技术或ICP技术对硅波导进行刻蚀，其刻蚀的波导宽度为1-3μm。
优选地，所述步骤S4具体实现方式包括：
S41、首先利用光刻和ICP技术对激光器、调制器和探测器的外延结构层进行脊型波导刻蚀，其刻蚀深度为3.4-3.7μm以暴露出N型接触层，刻蚀宽度为2-5μm以保证激光器单纵模光斑的产生；
S42、然后再利用光刻和ICP技术对激光器的脊型波导进行侧面不同光栅周期的刻蚀；
S43、最后对激光器和调制器的脊型波导进行电隔离刻蚀以断开激光器和调制器之间的P型接触层。
优选地，所述步骤S5具体实现方式包括：
S51、首先利用PVD将激光器、调制器和探测器的脊型波导镀上一层厚度为10-20nm的三氧化二铝作为保护层，然后采用PECVD在保护层上镀一层厚度为200-500nm的二氧化硅或二氧化氮作为绝缘层；
S52、对步骤S51中的保护层和绝缘层进行图形化与顶层开窗处理以暴露出激光器、调制器和探测器的脊型波导的P型接触层；
S53、最后进行平坦化材料旋涂以及平坦化刻蚀以确保脊型波导上无材料残留。
优选地，所述步骤S6具体实现方式为：利用光刻、电子束溅射或磁控溅射在激光器、调制器和探测器的脊型波导的P型接触层上蒸镀正电极和负电极，然后再进行RTP处理以形成低电阻的欧姆接触。
优选地，所述激光器、调制器和探测器上所刻蚀的脊型波导与硅波导处于同一直线上。
优选地，所述调制器与硅波导之间以及探测器与硅波导之间均采用对接耦合方式，且硅波导层与5-7个周期高密度量子点有源区的中心处于同一高度。
与现有技术比较，本发明利用高质量硅上III-V族直接外延技术和量子点技术，将量子点激光器与其它主动和被动光电器件在CMOS兼容的SOI衬底上进行单片集成，充分发挥了硅基光子学的优势，从而获得包括量子点激光器、量子点电吸收光调制器、硅波导和量子点高速光电探测器集成的硅基量子点光收发模块，而且本发明中有源器件均使用同一种量子点外延异质结，并用MBE同时生长而成，故有效避免了高成本的二次外延生长。此外，选择性区域褪火与侧面光栅刻蚀技术的使用，既可以保证器件的性能又不需要引入二次外延生长，大大降低了成本。
附图说明
图1是本发明中一种基于硅基量子点光子器件单片集成的方法流程图，
图2是本发明中在外延窗口中选择性生长Ⅲ-Ⅴ族量子点外延结构层及选择性褪火的方法流程图，
图3是本发明中对外延结构层进行脊型波导刻蚀并对脊型波导进行侧面光栅刻蚀和电隔离刻蚀的方法流程图，
图4是本发明中将有源器件的脊型波导镀保护层和绝缘层并进行后续处理的方法流程图，
图5是本发明中硅基Ⅲ-Ⅴ族量子点光子收发模块的三维结构示意图，
图6是本发明中硅基Ⅲ-Ⅴ族量子点光子收发模块的主视图。
图中：1.硅衬底层，2.Ⅲ-Ⅴ缓冲层，3.N型接触层，4.N型光限制层，5.第一5-7周期高密度量子点有源区，6.第一P型光限制层，7.P型接触层，8.第二5-7周期高密度量子点有源区，9.第二P型光限制层，10.二氧化硅绝缘层，11.硅波导层，12.硅波导保护层，13.正电极，101.SOI衬底，102.激光器，103.调制器，104.硅波导，105.探测器，201.外延窗口，202.波导凹槽。
具体实施方式
为了使本技术领域的人员更好地理解本发明的技术方案，下面结合附图对本发明作进一步的详细说明。
需要说明的是，本发明中所述“第一”、“第二”仅代表不同部件，没有先后顺序之分，以图6为例，垂直纸面向左为左，垂直纸面向右为右，垂直纸面向上为上，垂直纸面向下为下。其中激光器102为单模DFB激光器、调制器103为光电吸收调制器，探测器105为光电探测器。
本实施例中，如图5、图6所示，所述SOI衬底101包括从下至上依次叠加的硅衬底层1、二氧化硅绝缘层10、硅波导层11和二氧化硅保护层12；
所述硅基Ⅲ-Ⅴ族量子点光子收发模块集成了从左至右依次设于SOI衬底101硅衬底层上的单模DFB激光器、光电吸收调制器和光电探测器，以及设于光电吸收调制器和光电探测器之间的硅波导104，其中：
单模DFB激光器通过直流驱动电流产生稳定的单模激光后，在同一脊型波导内将光传给光电吸收调制器；
光电吸收调制器利用反向偏压将高速的电信号加载到单模DFB激光器产生的光波上，并将调制后的高速光信号传导到硅波导104上进行信号传输；
硅波导104将光信号传递至其他硅光无源器件；
光电探测器接收硅波导104所传输的高频光信号，并将所接收的高频光信号转换成电信号。
图1示出了本发明提出的基于硅基量子点光子器件单片集成的方法流程图。所述方法包括以下步骤：
S1、首先在SOI衬底101预设的有源模块区域上制备出图形窗口，并将图形窗口区域刻蚀至硅衬底层1以得到激光器102、调制器103和探测器105的外延窗口201；
S2、通过MBE设备在外延窗口201中选择性生长Ⅲ-Ⅴ族量子点外延结构层，然后对激光器102和调制器103的外延结构层进行选择性区域褪火处理以使激光器102有源区与调制器103有源区的能带隙不同；
S3、对硅波导104进行刻蚀；
S4、对激光器102、调制器103和探测器105的外延结构层进行脊型波导刻蚀，然后对激光器102脊型波导进行侧面光栅刻蚀，同时对激光器102和调制器103的脊型波导进行电隔离刻蚀；
S5、将激光器102、调制器103和探测器105的脊型波导镀上保护层和绝缘层，并对保护层和绝缘层进行图形化与顶层开窗处理，然后再进行平坦化处理；
S6、在激光器102、调制器103和探测器105上蒸镀正电极13和负电极并进行RTP(Rapid Thermal Processing，快速褪火)处理；
S7、进行后期的减薄、切割处理。
本实施例中，通过利用高质量硅上III-V族直接外延技术和量子点技术，将量子点激光器102与其它主动和被动光电器件在CMOS兼容的SOI衬底101上进行单片集成，充分发挥了硅基光子学的优势，从而获得包括激光器102、调制器103、硅波导104和探测器105集成的硅基量子点光收发模块。其中调制器103与硅波导104之间以及探测器105与硅波导104之间均采用对接耦合方式，因此硅波导层11与5-7个周期高密度量子点有源区的中心处于同一高度。
本实施例中，所述步骤S1具体实现方式为：首先利用光刻技术在SOI衬底101预设的有源模块区域上制备出图形窗口，然后通过RIE(Reactive-ion etching，反应离子刻蚀)技术或ICP(Inductively Coupled Plasma，感应耦合离子刻蚀)技术在所制备的图形窗口区域刻蚀出激光器102、调制器103和探测器105的外延窗口201以使SOI衬底101中的硅衬底层1暴露出来。
图2示出了本发明中在外延窗口中选择性生长Ⅲ-Ⅴ族量子点外延结构层及选择性褪火的方法流程图。图6为本发明中硅基Ⅲ-Ⅴ族量子点光子收发模块的主视图。所述方法包括以下步骤：
S21、首先通过MBE(Molecular beam epitaxy，分子束外延)设备在外延窗口201内的硅衬底层1上生长一层硅外延层，然后在硅外延层上生长Ⅲ-Ⅴ族异质结构，并结合高温褪火技术得到Ⅲ-Ⅴ族量子点外延结构层；
S22、在调制器103外延结构层表面通过PECVD(Plasma enhanced chemical vapordeposition，等离子体增强化学气相沉积)和图形化刻蚀处理以制备一个厚度为150-300nm的二氧化硅盖层，其制备温度为300-350℃；
S23、利用PVD(Physical Vapor Deposition，物理气相沉积法)在激光器102外延结构层上制备一个厚度为150-300nm的二氧化钛盖层，其制备温度为30-100℃；
S24、在700-750℃条件下放置15-60s进行快速褪火，然后放入氢氟酸中洗去二氧化硅盖层和二氧化钛盖层。
本实施例中，由于在有源模块(激光器102、调制器103和探测器105)的图形窗口区域所刻蚀的外延窗口201往往不是很平滑，为了提高良品率，在生长Ⅲ-Ⅴ族材料前，需要在外延窗口201的硅衬底层1上生长一层薄薄的硅外延层来平滑硅衬底层1的表面，而且这样还可以在一定程度上掩埋刻蚀过程中所产生的杂质，然后结合高温褪火技术并利用Ⅲ-Ⅴ族材料在硅外延层上制备结核层和超晶格位错过滤层，进而能够有效抑制APDs(反向畴)和TDs(穿透位错)等缺陷，得到高质量的硅基III-V族量子点外延结构层，如图6所示，所述硅基III-V族量子点外延结构层包括从下到上依次叠加的Ⅲ-Ⅴ缓冲层2、N型接触层3、N型光限制层4、5-7个周期高密度量子点有源区、P型光限制层和P型接触层7，其中：
所述Ⅲ-Ⅴ缓冲层2的厚度为1-1.5μm，其采用的是镓砷材料；
N型接触层3的厚度为300-400nm，其采用的是掺硅的镓砷材料，掺硅浓度为1×1018cm-3-3×1018cm-3；
N型光限制层4的厚度为1.3-1.5μm，其采用的是掺硅的铝镓砷材料，掺硅浓度为1×1018cm-3-3×1018cm-3；
5-7个周期高密度量子点有源区为铟砷量子点有源区，其每个周期的生长步骤如下：首先生长一个厚度为30-70nm的镓砷浸润层，然后沉积一个厚度为2-4源自层厚度的铟砷量子点材料层，再在铟砷量子点材料层上沉积一个厚度为5-10nm的铟镓砷覆盖层，最后生长一个厚度为50-70nm的镓砷间隔层。在本实施例中，由于激光器102与探测器105可为同一量子点异质结构，而调制器103有源区需要的能带隙应比激光器102有源区和探测器105有源区所需要的能带隙稍大些以用于实现低损耗和高调制深度的调制要求，因此，所述5-7个周期高密度量子点有源区包括位于激光器102有源区和探测器105有源区的第一5-7个周期高密度量子点有源区5(厚度为1300nm)，以及位于调制器103有源区的第二5-7个周期高密度量子点有源区8(厚度为1260nm)，同时调制器103有源区的第二5-7个周期高密度量子点有源区8需要使用选择性区域褪火技术进行带隙蓝移，蓝移值为20-50毫电子伏(meV)；而且由于二氧化硅与二氧化钛的不同热膨胀系数，其覆盖的量子点区域会产生不同程度的组分混杂现象(intermixing effect)，具体来说，二氧化硅盖层的热膨胀系数比其下层的砷化镓层小很多，从而产生压缩的应力，促进了量子点的混杂现象，使得其覆盖区域的能带隙蓝移；相反，二氧化钛盖层的热膨胀系数比其下层的砷化镓层大很多，其产生的拉伸力会抑制量子点混杂，其覆盖区域的能带隙基本保持不变，由此实现了量子点在激光器102有源区与调制器103有源区的能带隙差，从而能够满足多功能集成电路的需求。
P型光限制层的厚度为1.3-1.5μm，其采用的是掺铍的铝镓砷材料，掺铍浓度为5×1017cm-3-9×1017cm-3。在本实施例中，P型光限制层包括第一P型光限制层6和第二P型光限制层9，第一P型光限制层6均位于调制器103有源区和探测器105有源区的第一5-7个周期高密度量子点有源区5与P型接触层7之间，第二P型光限制层9位于激光器102有源区的第二5-7个周期高密度量子点有源区8与P型接触层7之间，其中位于激光器102有源区的第二P型光限制层9选用DFB侧面光栅，但在其实施例中也可以选用简易的多波长珀罗(FP)激光器，相比较DFB光栅而言，其制造工艺更加精简从而能够进一步降低了成本。尽管多波长珀罗(FP)激光器不适应于远距离传输，但在中短距离的传输，如在数据中心或局域网(LAN)中，多波长珀罗(FP)激光器被广泛应用。因此对于不同的使用场景，激光器102的激光器类型可根据实际情况进行相应调整以实现最大的成本效益。本实施例中，所述第一P型光限制层6的区域和第二P型光限制层9的区域材料完全相同，其区别仅在于，第一P型光限制层6的区域没有光栅刻蚀，而第二P型光限制层9的区域是有刻蚀的光栅。
P型接触层7是高掺杂P型镓砷接触层，其厚度为300-400nm，掺杂浓度为1×1019cm-3-3×1019cm-3。
其中，所述步骤S3具体实现方式为：利用RIE技术或ICP技术对硅波导104进行刻蚀，其刻蚀的波导宽度为1-3μm。本实施例中，由于波导宽度由激光器102所发出光斑决定，其刻蚀的波导宽度选择设为1-3μm之间，此外，调制器103的端面质量、硅波导104的端面质量以及调制器103端面到硅波导104端面的距离(即凹槽202的宽度)是影响集成器件能否正常工作的主要因素，因此，调制器103的端面和硅波导104的端面均平滑，而且垂直于硅衬底层1来确保光信号的准确接收与发射。
图3示出了本发明中对外延结构层进行脊型波导刻蚀并对脊型波导进行侧面光栅刻蚀和电隔离刻蚀的方法流程图，所述方法包括以下步骤：
S41、首先利用光刻和ICP技术对激光器102、调制器103和探测器105的外延结构层进行脊型波导刻蚀，其刻蚀深度为3.4-3.7μm以暴露出N型接触层3，刻蚀宽度为2-5μm以保证激光器102单纵模(TME00)光斑的产生；
S42、然后再利用光刻和ICP技术对激光器102的脊型波导进行侧面不同光栅周期的刻蚀；
S43、最后对激光器102和调制器103的脊型波导进行电隔离刻蚀以断开激光器102和调制器103之间的P型接触层7。
本实施例中，首先通过对激光器102、调制器103和探测器105的外延结构层进行脊型波导刻蚀以使相应区域的N型接触层3暴露出来，为了确保光信号的低损耗传输，所述激光器102、调制器103和探测器105的外延结构层上所刻蚀的脊型波导与硅波导104处于同一直线上；然后利用光刻和ICP技术对激光器102的脊型波导进行侧面不同光栅周期的刻蚀，其中光栅周期的设计对应激光器102的波长，为了确保单横模激光的产生，我们将λ/4的相位偏移设计在DFB激光器正中间，通过刻蚀不同的光栅周期，不同单波长的单模DFB激光器可以组成阵列，从而达到多通道(multi-channel)信号传输；最后对DFB激光器和调制器103的脊型波导进行电隔离刻蚀，其电隔离刻蚀深度为300-400nm，以确保DFB激光器和调制器103之间的P型接触层7处于断开状态。
图4示出了本发明中将有源器件的脊型波导镀保护层和绝缘层并进行后续处理的方法流程图。所述方法包括以下步骤：
S51、首先利用PVD将激光器102、调制器103和探测器105的脊型波导镀上一层厚度为10-20nm的三氧化二铝作为保护层，然后采用PECVD在保护层上镀一层厚度为200-500nm的二氧化硅或二氧化氮作为绝缘层；
S52、对步骤S51中的保护层和绝缘层进行图形化与顶层开窗处理以暴露出激光器102、调制器103和探测器105的脊型波导的P型接触层7；
S53、最后进行平坦化材料旋涂以及平坦化刻蚀以确保脊型波导上无材料残留。
本实施例中，首先利用PVD和PECVD依次将激光器102、调制器103和探测器105的脊型波导镀上保护层和绝缘层，然后对保护层和绝缘层进行图形化与顶层开窗处理以使脊型波导的P型接触层7暴露出来，最后通过平坦化材料旋涂以及平坦化刻蚀处理以确保激光器102、调制器103和探测器105的脊型波导上无任何材料的残留。
其中，P型接触层7上的正电极13蒸镀具体实现方式为：利用光刻、电子束溅射或磁控溅射在激光器102、调制器103和探测器105的脊型波导的P型接触层7上蒸镀正电极13和负电极，然后进行RTP处理以形成低电阻的欧姆接触。
最后，对所述硅基Ⅲ-Ⅴ族量子点光子收发模块进行后期处理。本实施例中，首先通过研磨机将SOI硅衬底101减薄至200-120μm的厚度，一方面能够降低热效应对集成器件的影响，另一方面减薄后的SOI硅衬底101也有利于随后的切割工艺；然后再对减薄后的SOI硅衬底101进行切割，从而得到处理后的硅基Ⅲ-Ⅴ族量子点光子收发模块。
需要说明的是，本发明使用大尺寸SOI硅衬底101可以一次性大批量制造，故此项技术适用于低成本商业化应用。
以上对本发明所提供的一种基于硅基量子点光子器件单片集成的方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
