一种基于啁啾布拉格光栅的光延时阵列芯片
技术领域
本发明涉及集成光电子技术领域，更具体涉及一种基于啁啾布拉格光栅的光延时阵列芯片。
背景技术
光延时技术在光通信和雷达探测领域有广泛的应用。在相控阵雷达中，传统的基于电学移相器的相控阵列天线在大带宽工作时其波束会发生倾斜，瞬时带宽受限，而基于光学真延时线的相控阵列天线可以很好地解决这个问题。以往的光延时线基于啁啾布拉格光栅光纤实现，随着光延时系统对于体积、重量、精度要求的提高，光延时集成芯片得到人们越来越多的关注。
反向耦合啁啾光栅是近几年提出的一种新的延时线集成方案。这类啁啾光栅延时波导的结构特征和工作原理如图1所示，折射率渐变的锥形波导边缘增加了周期固定的光栅齿形成啁啾光栅波导，不同波长的光在波导的不同位置处反射并耦合到临近的锥形波导中进行传播，通过调节光波长可以调节光的路程，实现对光延时量的调控。
2014年，加拿大麦吉尔大学的Wei Shi课题组首先制作了基于反向耦合啁啾光栅的光延时波导，该延时波导由两根宽度渐变的脊形波导组成，其中一根具有啁啾光栅结构的波导将不同波长的光在其不同位置处反射，反射的光耦合到另外一根普通波导中进行传输，从而完成了反射光与入射光的路径分离。通过调节波长，该延时波导可以实现96ps的可调延时量，损耗小于2db[Optics Letters,2014,39,701-703]。在此基础上，华中科技大学的董建绩课题组做了进一步改进，将锥形脊波导替换成锥形方波导，减小了加工难度和成本[Photonics Research,2018,6,880-886]。进一步地，该课题组对多通道延时阵列做了初步探索，采用正负色散波导实现了4通道延时波导阵列，如图2所示，其阵列结构为无级联的多通道延时阵列[IEEEPhotonics Society Journal of Selected Topics in QuantumElectronics,2020,2983579.]。但是该延时阵列存在以下问题：1、光延时波导为直线型的波导，横向长度过长，实现300ps的延时量需要1.4cm的波导长度，更大的延时量需要更长的长度，不符合集成芯片的小尺寸要求；2、多通道波导之间相互独立，结构松散，加工面积大，成本高。
发明内容
本发明所要解决的技术问题在于现有技术的光延时阵列芯片横向长度过长以及多通道波导之间相互独立，导致不符合集成芯片的小尺寸要求，加工面积大以及成本高的问题。
本发明通过以下技术手段解决上述技术问题：一种基于啁啾布拉格光栅的光延时阵列芯片，包括若干待级联短延时波导和若干具有一个输入端口和两个输出端口的待级联功分结构，通过待级联功分结构将待级联短延时波导的输出端与其相邻待级联短延时波导的输入端连接，同时待级联功分结构分出一个延时量输出端，所有待级联短延时波导顺次级联，位于首端的待级联功分结构的输入端输入光信号，每一级待级联功分结构输出一个带有延时量的光信号。
本发明将单根直线型长延时波导拆分成若干待级联短延时波导，通过待级联功分结构将待级联短延时波导的输出端与其相邻待级联短延时波导的输入端连接，所有待级联短延时波导顺次级联。一方面，通过级联实现延时波导的横向长度折叠，减小延时波导的横向尺寸；另一方面，通过待级联功分结构在一条多级联延时波导中引出多个光延时量输出，构建成多通道输出，实现多通道间延时路径共用，增加芯片的集成度。相比于现有技术中延时通道相互独立的多通道延时阵列，本发明只需截取现有技术中最长的延时波导做拆分、级联、功分，就可以输出所有的延时量，大大减少了延时芯片的面积，减少加工成本。
进一步地，将单根直线型长延时波导拆分成若干待级联短延时波导，第一个待级联功分结构的输入端输入光信号，该待级联功分结构的一个输出端连接第一个待级联短延时波导的输入端，另一个输出端输出带有0t延时量的光信号；第N个待级联短延时波导的输出端连接第N+1个待级联功分结构的输入端，第N+1个待级联功分结构的一个输出端连接第N+1个待级联短延时波导的输入端，第N+1个待级联功分结构的另一个输出端输出带有Nt延时量的光信号，其中，N大于等于1；最后一个延时波导的输出端直接输出具有延时量的光信号。
更进一步地，将单根长度为3L的直线型长延时波导拆分成3个长度为L的待级联短延时波导，第一个待级联功分结构的输入端输入光信号，该待级联功分结构的一个输出端连接第一个待级联短延时波导的输入端，该待级联功分结构的另一个输出端输出延时量为0t的光信号；第一个待级联短延时波导的输出端连接第二个待级联功分结构的输入端，第二个待级联功分结构的一个输出端连接第二个待级联短延时波导的输入端，第二个待级联功分结构的另一个输出端输出延时量为1t的光信号；第二个待级联短延时波导的输出端连接第三个待级联功分结构的输入端，第三个待级联功分结构的一个输出端连接第三个待级联短延时波导的输入端，第三个待级联功分结构的另一个输出端输出延时量为2t的光信号；第三个待级联短延时波导的输出端直接输出延时量为3t的光信号。
进一步地，将单根直线型长延时波导拆分成若干长度分别为1L、2L…xL的短波导，长度为xL的短波导作为待级联短延时波导，其他作为非级联波导，第一个待级联功分结构的输入端输入光信号，第一个待级联功分结构的一个输出端连接第一个待级联短延时波导的输入端，第一个待级联功分结构的另一个输出端通过一个1×x非级联功分结构中的x-1个输出端接x-1个非级联波导的输入端，该1×x非级联功分结构中剩余的一个输出端输出延时量为0t的光信号，长度分别为1L、2L…(x-1)L的非级联波导的输出端输出延时量为0t、1t、2t…(x-1)t的光信号；其中，1×x非级联功分结构表示具有一个输入端和x个输出端的功分结构。
第N个待级联短延时波导的输出端连接第N+1个待级联功分结构的输入端，该第N+1个待级联功分结构的一个输出端连接第N+1个待级联短延时波导的输入端，第N+1个待级联功分结构的另一个输出端通过一个1×x非级联功分结构中的x-1个输出端分别连接x-1个非级联波导的输入端，1×x非级联功分结构中剩余的一个输出端输出延时量为Nxt的光信号，长度分别为1L、2L…(x-1)L的非级联波导的输出端分别输出延时量(Nx+1)t、(Nx+2)t…(Nx+x-1)t的光信号。
最后一根待级联短延时波导(设为第M根)直接通过一个1×x非级联功分结构中的x-1个输出端分别连接x-1个非级联波导的输入端，1×x非级联功分结构中剩余的一个输出端输出延时量为Mxt的光信号，长度分别为1L、2L…(x-1)L的非级联波导的输出端分别输出延时量(Mx+1)t、(Mx+2)t…(Mx+x-1)t的光信号。
更进一步地，将单根直线型长延时波导拆分成若干长度为2L的短波导以及若干长度为L的短波导，长度为2L的短波导均作为待级联短延时波导，长度为L的短波导作为非级联波导，第一个待级联功分结构的输入端输入光信号，第一个待级联功分结构的一个输出端连接第一个待级联短延时波导的输入端，第一个待级联功分结构的另一个输出端通过一个1×2非级联功分结构的一个输出端连接非级联波导的输入端，该1×2非级联功分结构的另一个输出端输出延时量为0t的光信号，该非级联波导的输出端输出延时量为1t的光信号。
第1个待级联短延时波导的输出端连接第2个待级联功分结构的输入端，该第2个待级联功分结构的一个输出端连接第2个待级联短延时波导的输入端，第2个待级联功分结构的另一个输出端通过一个1×2非级联功分结构的一个输出端连接一个非级联波导的输入端，该1×2非级联功分结构的另一个输出端输出延时量为2t的光信号，该非级联波导的输出端输出延时量为3t的光信号；
第2个待级联短延时波导的输出端通过一个1×2非级联功分结构的一个输出端连接一个非级联波导的输入端，该1×2非级联功分结构的另一个输出端输出延时量为4t的光信号，该非级联波导的输出端输出延时量为5t的光信号。
再进一步地，所述单根直线型长延时波导为基于啁啾布拉格光栅的波导，所有的短波导的结构参数除长度外，其他均相同，其中，结构参数包括波导宽度、波导间隙、光栅齿的周期间距、占空比和齿长。
进一步地，所述待级联功分结构为多模干涉器，通过控制多模干涉器的输入端来调控两个输出端的功率配比，实现对信号输出端口的幅度调节。
更进一步地，所述多模干涉器的输入端为方形入口，与输入端上部相接处设有一个第一斜面，与输入端下部相接处设有一个第二斜面，第一斜面和第二斜面均向偏离方形入口的中轴线方向倾斜呈八字型，第一斜面通过平面和垂直面与第三斜面相接；所述第一斜面、第二斜面以及第三斜面相对中轴线的斜坡角度大小相同，且第一斜面、平面和第三斜面在中轴线方向上的长度之和等于第二斜面在中轴线方向上的长度。
进一步地，所述待级联功分结构为MZI电光调制器，通过调节MZI电光调制器的电输入对延时阵列的光输出进行开关和幅度调制。
进一步地，所述待级联功分结构为由双波导组成的定向耦合器，通过调节定向耦合器的耦合长度对延时阵列的光输出进行幅度调制。
进一步地，所述光延时阵列芯片通过CMOS工艺或EBL(电子束曝光)工艺加工，芯片材料为硅基、氮化硅基、氧化硅基、磷化铟III-V族中的一种或多种。
本发明的优点在于：本发明将单根直线型长延时波导拆分成若干待级联短延时波导，通过待级联功分结构将待级联短延时波导的输出端与其相邻待级联短延时波导的输入端连接，所有待级联短延时波导顺次级联，每个功分处输出一个特定延时量；通过级联减少延时波导的横向尺寸，通过待级联功分结构构建多通道输出，实现通道间延时路径共用，增加芯片的集成度，大幅度减少芯片加工面积，从而减少加工成本。
附图说明
图1为现有技术基于啁啾布拉格光栅延时线的结构示意图；
图2为现有技术无级联的多通道延时阵列示意图；
图3为本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片中级联方法的示意图；
图4为本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片的结构示意图；
图5为本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片中待级联功分结构的主视图；
图6为本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片中2级联功分的光延时阵列芯片的功率输出仿真结果图；
图7为本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片中2级联功分的光延时阵列芯片的延时输出仿真结果图；
图8为本发明实施例2提供的一种基于啁啾布拉格光栅的光延时阵列芯片的一种具体实施方式结构示意图；
图9为本发明实施例2提供的一种基于啁啾布拉格光栅的光延时阵列芯片中端口损耗与传输损耗随波导长度变化的示意图；
图10为本发明实施例2提供的一种基于啁啾布拉格光栅的光延时阵列芯片的另一种具体实施方式结构示意图；
图11为本发明实施例2提供的一种基于啁啾布拉格光栅的光延时阵列芯片中短波导的长度关系为多种倍数混合时的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
基于啁啾布拉格光栅的多通道光延时阵列存在的横向长度过长的问题，为了减小延时波导的横向尺寸，本发明提出多级联波导结构。如图3所示，给出了2级联波导替换单根直波导的示意图。单根直波导的结构参数保持不变，按长度减半(L变成L/2)将其拆分并级联，完成了单根直线型长波导向2级联短波导的转变。由于光在2级联波导和单根直波导的锥形色散波导内走的路程一样(如图3黑色虚线路径)，因此延时量也一样。
基于多通道光延时阵列的结构松散、加工面积大的问题，本发明进一步提出级联+功分结构。多级联波导只有一个输出端，因此只输出一个延时量，为了使其输出更多延时量，本发明在级联处加入了待级联功分结构2，这样每一个级联处都可以额外输出一个延时量，一个N级联波导，就可以输出N+1个延时量。相比于图2中延时通道相互独立的多通道延时阵列，通过该级联+功分结构，只需截取图2中最长的延时波导做拆分、级联、功分，就可以输出所有的延时量，大大减少了延时芯片的面积。从根本原理来讲，该级联+功分结构实现了多通道间的延时路径共用，因此可以减少了很多延时波导。以下详细介绍本发明的方案。本实施例中待级联功分结构为1x2功分结构，具有一个输入端口和两个输出端口。
参阅图4，一种基于啁啾布拉格光栅的光延时阵列芯片，包括若干待级联短延时波导1和具有一个输入端口和两个输出端口的待级联功分结构2，第一个待级联功分结构2的输入端输入光信号，该待级联功分结构2的一个输出端连接第一个待级联短延时波导1的输入端；第N个待级联短延时波导1的输出端连接第N+1个待级联功分结构2的输入端，该第N+1个待级联功分结构2的一个输出端连接第N+1个待级联短延时波导1的输入端，其中，N大于等于1，最后一个延时波导的输出端和所有待级联功分结构2的另一个输出端输出具有特定延时量的光信号。
继续参阅图4，以3个长度相同的短波导为例，每个短波导均作为待级联短延时波导1，第一个待级联功分结构2的输入端输入光信号，该待级联功分结构2的一个输出端连接第一个待级联短延时波导1的输入端，另一个输出端输出延时量为0t的光信号；第一个待级联短延时波导1的输出端连接第二个待级联功分结构2的输入端，该第二个待级联功分结构2的一个输出端连接第二个待级联短延时波导1的输入端，另一个输出端输出延时量为1t的光信号。第二个待级联短延时波导1的输出端连接第三个待级联功分结构2的输入端，该第三个待级联功分结构2的一个输出端连接第三个待级联短延时波导1的输入端，另一个输出端输出延时量为2t的光信号。第三个待级联短延时波导1的输出端直接输出延时量为3t的光信号。
作为本发明进一步改进的方案，所述待级联短延时波导为基于啁啾布拉格光栅的波导，所有的待级联短延时波导的结构参数均相同，其中，结构参数包括波导宽度、波导间隙、光栅齿的周期间距、占空比和齿长。基于啁啾布拉格光栅的波导的结构参见图1。
作为本发明进一步改进的方案，如图5所示，所述待级联功分结构2为多模干涉器，有一个输入端和两个输出端，通过调控输入端平面204的宽度，可以连续调控本级输出和下一级输入的光功率配比。如图5所示，本发明中，所述多模干涉器的输入端波导宽度变化方式为锥形斜面渐变结构，输入端为方形入口201，与输入端上部相接处设有一个第一斜面202，与输入端下部相接处设有一个第二斜面203，第一斜面202和第二斜面203均向偏离方形入口201的中轴线方向倾斜呈八字型，且相对中轴线倾斜坡度大小相同；与第一斜面202相接的设有平面204和垂直面205，平面204与输入端口上部平行，垂直面205与输入端口上部垂直；与垂直面205相接的设有第三斜面206，其倾斜方向和坡度与第一斜面202一致。调整平面204的宽度，可以连续调控本级输出和下一级输入的光功率配比。第一斜面202、第二斜面203以及第三斜面206的设计，可以有效减少下一级延时波导的光反射进入本级输出端，减少串扰和延时扰动，这是本发明的功分器与现有技术文献[IEEE 11thinternational conference on groupⅣphotonics,2014,187-188]中功分器的不同之处。待级联功分结构2的两个输出端结构并无特别之处，只是两个与输入端口相同的端口，在此不做具体描述。
作为本发明进一步改进的方案，所述待级联功分结构2还可以为MZI电光调制器，通过外加电压可以调控输出端口的功率甚至关闭端口，这样就可以实现输出功率可调和端口重构。如表1中，8通道延时波导可以变成4通道、3通道等。所述待级联功分结构2还可以为由双波导组成的定向耦合器，通过调节定向耦合器的耦合长度对延时阵列的光输出进行幅度调制。
表1 8通道延时波导的输出端口重构
需要说明的是，将上述级联波导制作芯片，对于芯片的制作工艺以及材料不做特别的限定，本发明实施例中芯片材料为SOI(silicon on insulator)晶圆，但不限于SOI晶圆，材料可以为硅基、氮化硅基、氧化硅基、磷化铟III-V族中的一种或多种。
如图6所示，给出了2级联功分的基于啁啾布拉格光栅的光延时阵列芯片的光输出功率仿真结果图，如图7所示，给出了2级联功分的基于啁啾布拉格光栅的光延时阵列芯片的延时曲线仿真结果图，可以看出，两个输出端口的功率比为2:8，延时比为1:2。
通过以上技术方案，本发明实施例1提供的一种基于啁啾布拉格光栅的光延时阵列芯片，通过待级联功分结构2将待级联短延时波导1的输出端与其相邻待级联短延时波导1的输入端连接，所有待级联短延时波导1顺次级联。通过级联减少延时波导的横向尺寸，通过待级联功分结构2实现通道间延时路径共用，增加芯片的集成度，大幅度减少芯片加工面积，从而减少加工成本。
实施例2
本发明实施例2与实施例1的区别在于：如图8所示，将单根直线型长延时波导5拆分成若干长度分别为1L、2L…xL的短波导，长度为xL的短波导作为待级联短延时波导1，其他作为非级联波导3。第一个待级联功分结构2的输入端输入光信号，第一个待级联功分结构2的一个输出端连接第一个待级联短延时波导1的输入端，第一个待级联功分结构2的另一个输出端通过一个1×x非级联功分结构4中的x-1个输出端连接非级联波导3的输入端，该1×x非级联功分结构4中剩余的一个输出端输出延时量为0t的光信号，长度分别为1L、2L…(x-1)L的非级联波导3的输出端输出延时量为1t、2t…(x-1)t的光信号；其中，1×x非级联功分结构4表示具有一个输入端和x个输出端的功分结构，非级联表示不参与级联。
第N个待级联短延时波导1的输出端连接第N+1个待级联功分结构2的输入端，该第N+1个待级联功分结构2的一个输出端连接第N+1个待级联短延时波导1的输入端，第N+1个待级联功分结构2的另一个输出端通过一个1×x非级联功分结构4中的x-1个输出端分别连接x-1个非级联波导3的输入端，1×x非级联功分结构4中剩余的一个输出端输出延时量为Nxt的光信号，长度分别为1L、2L…(x-1)L的非级联波导3的输出端分别输出延时量(Nx+1)t、(Nx+2)t…(Nx+x-1)t的光信号；
最后一根待级联短延时波导(设为第M根)直接通过一个1×x非级联功分结构中的x-1个输出端分别连接x-1个非级联波导的输入端，1×x非级联功分结构中剩余的一个输出端输出延时量为Mxt的光信号，长度分别为1L、2L…(x-1)L的非级联波导的输出端分别输出延时量(Mx+1)t、(Mx+2)t…(Mx+x-1)t的光信号。
继续参阅图8，将单根长度为5L的直线型延时波导1拆分成两根长度为2L的短波导和1根长度为L的短波导，长度为2L的短波导均作为待级联短延时波导1，长度为L的短波导作为非级联波导3，不参与级联，每一次级联补入一个长度为L的非级联波导3。图8中进行了两次级联，因此补入两根长度为L的非级联波导3，最终有两根长度为2L的待级联短延时波导1和三根长度为L的非级联波导3。第一个待级联功分结构2的输入端输入光信号，并且该待级联功分结构2的一个输出端连接第一个长度为2L的待级联短波导的输入端，该待级联功分结构2的另一个输出端通过一个1×2非级联功分结构4的一个输出端连接一个长度为1L非级联短波导，该1×2非级联功分结构4的另一个输出端直接输出延时量为0t的光信号，该非级联短波导的输出端输出延时量为1t的光信号。
第1个待级联短延时波导1的输出端连接第2个待级联功分结构2的输入端，该第2个待级联功分结构2的一个输出端连接第2个待级联短延时波导1的输入端，第2个待级联功分结构2的另一个输出端通过一个1×2非级联功分结构4的一个输出端连接一个非级联波导3，该1×2非级联功分结构4的另一个输出端输出延时量为2t的光信号，该非级联波导3的输出端输出延时量3t的光信号。
第2个待级联短延时波导1的输出端直接通过一个1×2非级联功分结构4的一个输出端连接一个非级联波导3，该1×2非级联功分结构4的另一个输出端直接输出延时量为4t的光信号，该非级联短波导3的输出端输出延时量为5t的光信号。
对于长度较短的基于啁啾布拉格光栅的波导，布拉格光栅不能够将光完全反射，因而会有部分光从波导尾端逸出光回路，造成端口损耗L_p，总损耗L＝L_p+L_t(如图9所示)，其中L_t为传输损耗，与延时波导的长度成正比。端口损耗L_p随着延时波导长度的增加而逐渐减小并趋于零，因此，为了减小损耗，多通道级联+待级联功分结构2中的级联单元最好选择端口损耗L_p较小或者为0的延时波导。如图4，如果以L为级联单元构建4L延时波导，则总损耗L(4L)＝4*L_p(L)+4*L_t(L)，而如果以端口损耗L_p为0的2L延时波导为级联单元，则L(4L)＝2*L_t(2L)＝4*L_t(L)，减少了4*L_p(L)损耗项。这种情况下，为了减小损耗，将实施例1中的全级联结构变成如图8所示的半级联结构，选择端口损耗L_p较小的2L长度的波导作为级联单元，端口损耗L_p较大的L长度的波导不参与级联。全级联指的是所有的短波导均参与级联，半级联指的是一部分短波导参与级联，剩下的短波导不参与级联。
以构建0t、1t、2t、3t、4t、5t、6t、7t八通道延时阵列为例。如果依照实施例1的全级联方式，如图4，则要进行8级联，则输出延时量7t的端口输出的信号需要经过7个1L长度的短波导，假设每个1L的短波导损耗为1db，则最终损耗为7db。如果依照实施例2的半级联方式，如图8，则要进行4级联，则输出延时量7t的端口输出的信号需要经过3个2L长度的短波导和1个1L长度的短波导。由于长度越短，光在波导尾端的逸出损耗较大，所以2L长度的短波导的损耗会小于1L波导损耗的2倍甚至有可能会低于1L短波导的损耗，这里假设每个2L长度的短波导损耗为1.2db。则最终损耗为1.2db+1.2db+1.2db+1db＝4.6db。所以在1L长度的短波导端口损耗较大的情况下，采用半级联要比全级联的损耗小。
图8所示的半级联方式为最优的方案，实际应用中并不限定于图8的级联方式，待级联波导还可以是如图10中长度倍数关系3倍的延时波导或者如图11中长度倍数关系为2倍、3倍的延时波导的混合组合。
图2结合图10，将单根直线型长延时波导5拆分成若干长度分别为1L、2L…3L的短波导，长度为3L的短波导作为待级联短延时波导1，其他作为非级联波导3。第一个待级联功分结构2的输入端输入光信号，第一个待级联功分结构2的一个输出端连接第一个待级联短延时波导1的输入端，第一个待级联功分结构2的另一个输出端通过一个1×3非级联功分结构4中的2个输出端分别连接长度为1L、2L的非级联波导3，该1×3非级联功分结构4中剩余的一个输出端直接输出延时量为0t的光信号，长度为1L、2L的非级联波导3的输出端分别输出延时量为1t、2t的光信号，其中，1×x非级联功分结构4表示具有一个输入端和x个输出端的功分结构。第1个待级联短延时波导1的输出端连接第2个待级联功分结构2的输入端，该第2个待级联功分结构2的一个输出端连接第2个待级联短延时波导1的输入端，第2个待级联功分结构2的另一个输出端通过一个1×3非级联功分结构4中的2个输出端分别连接长度为1L、2L的非级联波导3，该1×3非级联功分结构4中剩余的一个输出端输出延时量为3t的光信号，长度为1L、2L的非级联波导3的输出端分别输出延时量4t、5t的光信号。
第2个待级联短延时波导1的输出端直接通过一个1×3非级联功分结构4中的2个输出端分别连接长度为1L、2L的非级联波导3，该1×3非级联功分结构4中剩余的一个输出端输出延时量为6t的光信号，长度为1L、2L的非级联波导3的输出端分别输出延时量7t、8t的光信号。
本发明中L是长度，但不限定具体的长度值，长度值根据单根直线型长延时波导5而定，将单根直线型长延时波导5拆分成多段具有倍数关系短波导以后，倍数最小的短波导的长度即为L。对于延时量t也不做限定，1t、2t、3t等只是为了表示延时量之间的倍数关系。基于啁啾布拉格光栅的波导级联必须保证各级联单元的带宽一致，所以本发明中的待级联短延时波导1和非级联短波导的结构参数除波导长度外，其他均保持相同。
图8以及图10所示的半级联方式为最优的方案，实际应用中并不限定于图8或者图10中待级联波导长度为某一特定倍数的级联方式，还可以是倍数关系为1倍、2倍、3倍、4倍的混合方式。如图11所示，长度倍数关系为2倍、3倍的波导作为待级联波导，长度为1倍的波导和部分长度为2倍的不参与级联。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
