一种有源钳位电路
技术领域
本发明涉及集成电路设计领域，更具体地说，涉及一种有源钳位电路。
背景技术
随着智能化时代的设备终端的普及，越来越多功能的集成电路单元被设计及使用。在所有的集成电路单元中，都需要电源来驱动芯片工作，就需要提供稳定的电压供系统使用，以保证电压不超过系统耐压，保护系统正常工作。在实际芯片的使用中，芯片的耐压值一般都在几伏，如果输入电压过大就不可以直接作用在电路上，通过降压将电压值降低到安全电压后再给驱动模块控制芯片工作。
为了防止输入电源的电压超过芯片耐压，许多驱动芯片之前都加上控制模块将输入电压降低，连接钳位电位控制电压不超过预设值，保证芯片的正常工作。传统的方法通过二极管钳位电路对电压进行钳位，保证电压值为电路中齐纳二极管的反向导通电压，确保后续驱动模块不会超过耐压，但这种方法在其不工作时也产生大量功耗，会导致芯片功耗提高。利用齐纳二极管的反向特性进行电压钳位需要达到一定的电压值才会反向击穿，保证后续电压的稳定，但在实际运用中，若反向时间过长，可能因电压过大导致后续电路在钳位电压产生前就已经损坏。因此，如何实现电源电压的快速钳位，并在钳位后保持稳定的电压，确保芯片系统不被破坏，同时降低钳位的功耗是本领域的重要研究课题。
经检索，得到一篇较为接近的中国发明专利申请，发明名称：带隙基准源的钳位电路，公开号CN103853223A，公开日2014年06月11日，公开了一种带隙基准源的钳位电路，是在带隙基准源的电源电压与外部电源电压之间串接一钳位电路，所述钳位电路可有效抑制电源电压的瞬间跳变，为带隙基准源提供相对稳定的电源电压，使其输出稳定的基准电压，从而抑制电源电压瞬间跳变对基准电压的影响。但是，该技术方案电路结构复杂，采用MOS管数量较多，不能有效地控制功耗，而且系统的响应时间和振荡也得不到有效控制。
发明内容
1.要解决的技术问题
针对现有技术中钳位电路输入电压较高的问题，传统的二极管钳位电路功耗较大且性能不稳定，调节电压受二极管性能影响较大，且响应时间长，工作存在延迟，对芯片系统可能导致损伤。本发明提供了一种有源钳位电路，通过对传统方案中的齐纳二极管进行替换，从而实现较快响应的钳位功能，并且在不工作时功耗较低。通过开环的有源钳位电路，对高电压快速响应，从而输出稳定的低电压，保证后续电路的正常工作。它可以实现对输入电压较快的钳位，且因开环控制减小系统的振荡，降低了系统功耗，提高了芯片的稳定性。
2.技术方案
本发明的目的通过以下技术方案实现。
一种有源钳位电路，包括：输入级，由两个基准电压源组成，用于为运算放大器提供基准电压；运算放大器，用于响应输入级传来的基准电压；输出级，用于调整运算放大器的输出电压并输出钳位电压。
进一步地，所述输入级包括第一基准电压源，用于实现钳位电路的快速响应；第二基准电压源，用于实现钳位电路的慢速响应；其中第一基准电压源大于第二基准电压源。第一基准电压源VBE的电压响应快但精度低，为了实现钳位系统的快速响应，在系统开始工作时较短时间内进行响应，保证电压进行钳位；第二基准电压源VREF的电压响应慢但精度高，在钳位系统开始工作后，为了保证后续钳位的稳定。
进一步地，所述两个基准电压源分别连接运算放大器的两个反向输入端。
进一步地，所述输出级包括：由第一晶体管和若干电阻组成，用于产生反馈电压并将其输入至运算放大器的正向输入端；隔离回路，由第二晶体管和若干电阻组成，用于接收运算放大器的输出电压并产生中间电压；输出回路，由第三晶体管和若干电阻组成，用于接收隔离回路的中间电压并产生钳位电压。
进一步地，所述反馈回路包括第一PMOS管、电阻R1和电阻R2，第一PMOS管的栅极连接运算放大器的输出端，漏极连接电压VDD，源极连接电阻R1的一端，电阻R1的另一端分别连接运算放大器的正向输入端和电阻R2。通过控制PMOS管导通和关断控制运算放大器工作，这样保证了在不工作时系统能保证较低的功耗，从而降低了系统的功耗。电路中的电阻R1和R2用于对运算放大器的输出电压进行调整，从而得到接近钳位值的电压V0。
进一步地，所述隔离回路包括第二PMOS管、电阻R3和电阻R4，第二PMOS管的栅极连接第一PMOS管的栅极，漏极连接电压VDD，源极连接电阻R3的一端，电阻R3的另一端连接电阻R4。得到电压V1与上述电压V0相同。此电路结构可以将运算放大器的反馈回路与后续输出回路相互隔离，避免了电路振荡导致的输出电压不稳。
进一步地，所述输出回路包括第三PMOS管、电阻Rz，第三PMOS管的栅极连接第二PMOS管的源极，漏极连接电压VDD，源极连接电阻Rz。其中PMOS管的导通压降VTH虽然受到温度和工艺的影响，但由于V1相比VTH较大，可以忽略由于外界带来的影响。PMOS管另一端与限流电阻RZ相连，确保系统不会出现过流导致的芯片损坏。
进一步地，所述反馈回路包括第一PNP管、电阻R1和电阻R2，第一PNP管的基极连接运算放大器的输出端，集电极连接电压VDD，发射极连接电阻R1的一端，电阻R1的另一端分别连接运算放大器的正向输入端和电阻R2。
进一步地，所述隔离回路包括第二PNP管、电阻R3和电阻R4，第二PNP管的基极连接第一PNP管的栅极，集电极连接电压VDD，发射极连接电阻R3的一端，电阻R3的另一端连接电阻R4。
进一步地，输出回路包括第三PNP管、电阻Rz，第三PNP管的基极连接第二PNP管的发射极，集电极连接电压VDD，发射极连接电阻Rz。
3.有益效果
相比于现有技术，本发明的优点在于：
本发明提出了一种全新的有源钳位电路的电路结构，通过设置两个基准电压来保证钳位电路的快速响应，以及钳位工作后的稳定输出；并通过设置MOS对反馈回路进行隔离，使系统开环控制减小振荡；最后能够较快且稳定的实现高电压的钳位效果，并输出稳定的低电压值，同时通过限流电阻控制电流防止器件损坏，保护芯片的稳定工作。
附图说明
图1为本发明的电路原理图；
图2为本发明的工作特性示意图；
图3为本发明的另一种电路原理图。
图中标号说明：101.第一基准电压源、102.第二基准电压源、103.运算放大器、104.第一PMOS管、105.第二PMOS管、106.第三PMOS管、204.第一PNP管、205.第二PNP管、206.第三PNP管。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
本发明公开的有源钳位电路具有两个通路，分别是由VBE组成的快速响应通路以及VREF组成的慢速响应通路，从而实现对输出电压的钳位，保证系统稳定性。相比传统齐纳二极管结构，能够更快更稳定的得到钳位电压，同时也避免非工作状态造成的功耗问题。
实施例1
如图1所示，本发明的一种有源钳位电路，包括快速通路基准电压源101、慢速通路基准电压源102、运算放大器103和三个PMOS管104、105、106，以及需要的分压电阻R1-R4和限流电阻Rz。上述两个基准电压源分别连接运算放大器的两个反向输入端，运算放大器103输入反馈回路和两个通路的基准电压。在电路运作初期，由响应快的快速通道基准电压VBE作为基准，但由于输入的快速通路基准电压VBE大于慢通路基准电压VREF，所以在慢速通路基准电压VREF工作时，运算放大器会以慢速通路基准电压VREF为基准工作。第一PMOS管104的栅极连接运算放大器103的输出端，漏极连接电压VDD，源极连接电阻R1的一端，电阻R1的另一端分别连接运算放大器的正向输入端和电阻R2；运算放大器103和PMOS管104以及电阻R1、R2构成的反馈回路，通过控制PMOS管104开启关断来保证电路在不工作的状态下保持较低的功耗，同时通过电阻R1、R2对得到的电压进行调整，从而得到想要的输出电压V0。第二PMOS管105的栅极连接第一PMOS管104的栅极，漏极连接电压VDD，源极连接电阻R3的一端，电阻R3的另一端连接电阻R4；PMOS管105和电阻R3、R4构成隔离回路，用于隔离开反馈回路对后续输出的干扰，避免了电路振荡。同时能将反馈回路得到的输出电压V0进行传递，得到相同电压值的V1。第三PMOS管106的栅极连接第二PMOS管105的源极，漏极连接电压VDD，源极连接电阻Rz；PMOS管105得到相同的电压V1后，通过PMOS管106后得到最后的输出电压，即有源钳位的电压值VZ，最终得到的电压值由反馈得到的电压V1和PMOS管的导通压降VTH决定，其中V1＝V*·(R1+R2)/R2，导通压降VTH小于得到的电压值，对电路最终的电压结果不会产生较大影响。同时电阻RZ是电路的限流电阻，控制输出电流不会过高，防止输出电流对后续电路造成损伤。
钳位电路工作时，快速通路基准电压VBE作为快速响应的基准电压，其响应时间较快但精度较低。当系统启动时，VBE能快速对电压产生响应，使钳位电路进行工作，将电压调整至所需电压的范围内，保证了系统在工作初期能够正常运行，不会因为响应过慢导致系统电压过大被损坏，如果R3/R4的比例取值和R1/R2的比值取值一样，可以得到快速启动期间的VDD钳位电压为：VDD＝VTH+V*·(R1+R2)/R2，最大钳位电流IDD＝(VDD-VDS)/Rz，其中V*是运放正端根据虚短原理得到的输入电压，此时反馈电压V*＝VBE。VTH为PMOS管106的阈值电压，VDS为PMOS管106的源漏端电压。慢速通路基准电压VREF是在系统工作后一段时间开始输入，其响应时间较慢但精度较高。当系统已经由快速通路启动后，能够钳位出变化幅度不大的输出电压，此时慢速通路基准电压的作用，保证了系统的输出电压更加精确，减小了电压波动，保证系统稳定，如果R3/R4的比例取值和R1/R2的比值取值一样，可以得到慢速启动期间的VDD钳位电压为：VDD＝VTH+V*·(R1+R2)/R2，最大钳位电流IDD＝(VDD-VDS)/Rz，此时反馈电压V*＝VREF。
如图2，传统二极管钳位电路使用齐纳二极管作为关键器件，利用其反向特性，在反向偏压到一定电压值VZ后，电压值将保持相对恒定的状态，与流过电流的值无关，即使电流在较大范围内变化也不会变化。在电流值不超过最大额定电流IZ(max)时，电压将输出固定值。本发明替代齐纳二极管，同样实现了其反向特性，当电压值达到预设的钳位电压值Vz时，电压将固定不变，同时设置限流电阻对额定电流进行限制。本发明的好处在于避免了二极管所具有的正向特性，实现了更加稳定的钳位功能。
实施例2
如图3，在保证其他电路结构不变的情况下，上述钳位电路的输出级中PMOS管104、105、106可以根据实际电路需求或设计需要替换成PNP管204、205、206。其中反馈回路包括第一PNP管204、电阻R1和电阻R2，第一PNP管204的基极连接运算放大器的输出端，集电极连接电压VDD，发射极连接电阻R1的一端，电阻R1的另一端分别连接运算放大器的正向输入端和电阻R2；隔离回路包括第二PNP管205、电阻R3和电阻R4，第二PNP管205的基极连接第一PNP管的栅极，集电极连接电压VDD，发射极连接电阻R3的一端，电阻R3的另一端连接电阻R4；输出回路包括第三PNP管206、电阻Rz，第三PNP管206的基极连接第二PNP管205的发射极，集电极连接电压VDD，发射极连接电阻Rz。此时电路实现的功能不变，该电路同样属于本专利的保护范围。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
