低静态电流快速响应LDO电路及SOC系统
技术领域
本发明涉及线性稳压器电路技术领域，尤其涉及的是一种低静态电流快速响应LDO电路及SOC系统。
背景技术
由于PCB（ Printed Circuit Board，印制电路板）板级空间的限制，越来越多的电路模块被集成到SOC（系统级芯片，也称片上系统）系统里面。因为体积小、噪声低、纹波低等特点，SOC系统内部的电源管理电路一般采用LDO（low dropout regulator，是一种低压差线性稳压器）电路架构。传统的LDO电路架构，为了能在负载突变时实现快速瞬态响应，一般在输出端接μF级的大外置电容。而在SOC系统内，为了便于片上集成，LDO的输出电容均是内置，电容容值一般都不大，这样会导致LDO的负载瞬态响应变差。为了改善负载瞬态响应性能，LDO电路往往采用复杂的架构，控制输出功率管栅极的充放电；而复杂的电路架构意味着更多的电流支路，这不可避免地增加了LDO的静态电流。
为了延长电池供电系统的使用时间，SOC系统在待机模式下都存在低功耗要求，这个功耗要求与上述的改善LDO瞬态响应的做法产生了矛盾，在保证低功耗的条件下，只能减小LDO的静态电流，从而导致LDO的负载瞬态响应性能变差。
为了解决上述LDO负载瞬态响应性能问题，可采用反馈电压放大器对基准电压VREF和输出电压的反馈电压的差值进行放大或者减小，调整输出功率管的栅极电压，在低静态电流的条件下实现LDO的快速负载瞬态响应。但是，现有的反馈电压放大器的电路架构一般比较复杂，导致LDO电路的整体架构也变得复杂，如何能同时满足LDO快速负载瞬态响应，且尽量简化LDO电路的整体架构，是一个亟待解决的问题。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种低静态电流快速响应LDO电路及SOC系统，旨在解决现有的LDO电路不能同时兼顾LDO快速负载瞬态响应性能和简化电路架构的问题。
本发明的技术方案如下：一种低静态电流快速响应LDO电路，其中，包括反馈电压放大器AMP、输出电压低冲控制管MP2、输出电压过冲控制管MN1、第一补偿网络、第二补偿网络、第一电流源I1、第二电流源I2、输出功率管MP1、输出电压反馈分压电阻网络、内部电压VDD的输出电容CL；
所述反馈电压放大器AMP，其正输入端接基准电压VREF，其负输入端接输出电压反馈分压电阻网络，其输出端接输出电压低冲控制管MP2的栅极；
所述输出电压低冲控制管MP2，其栅极接反馈电压放大器AMP的输出端，源极接输出电压VDD，漏极接输出电压过冲控制管MN1的栅极和输出功率管MP1栅极连接点；
所述的输出电压过冲控制管MN1，其栅极接输出电压低冲控制管MP2的漏极和输出功率管MP1栅极连接点，源极接地，漏极接输出电压VDD；
所述第一补偿网络的一端接反馈电压放大器的输出端，第一补偿网络的另一端接地：第一补偿网络用于提供一个补偿零点；
所述第二补偿网络一端接电源电压VCC，第二补偿网络另一端接输出功率管MP1的栅极：第二补偿网络用于提供另一个补偿零点；
所述第一电流源I1和第二电流源I2的连接点接输出功率管MP1的栅极，第一电流源I1的另一端连接电源电压VCC，第二电流源I2另一端接地；
所述输出功率管MP1，其源极接电源电压VCC，栅极接第一电流源I1和第二电流源I2的连接点，漏端接输出电压VDD；
所述输出电压反馈分压电阻网络一端连接输出电压VDD，输出电压反馈分压电阻网络另一端接地；
所述内部电压VDD的输出电容CL，其一端接输出电压VDD，另一端接地；
所述反馈电压放大器AMP包括第二NMOS管MN2、第三NMOS管MN3、第三电流镜PMOS管MP3和第四电流镜PMOS管MP4，输出反馈电阻分压电压VFB接第二NMOS管MN2的栅极，基准电压VREF接第三NMOS管MN3的栅极，第二NMOS管MN2和第三NMOS管MN3的源极连一起后接电流源I3的一端，电流源I3的另一端接地；第三NMOS管MN3的漏端接第四电流镜PMOS管MP4的漏极，第二NMOS管MN2的漏端接第三电流镜PMOS管MP3的漏极；第四电流镜PMOS管MP4的栅极和漏极短接，第四电流镜PMOS管MP4的栅极连接到第三电流镜PMOS管MP3的栅极；第三电流镜PMOS管MP3的源极接输出电压VDD或者电源电压VCC，第四电流镜PMOS管MP4的源极接输出电压VDD或者电源电压VCC；输出电压低冲控制管MP2的栅极接第二NMOS管MN2和第三电流镜PMOS管MP3的连接点，输出电压低冲控制管MP2的源极接输出电压VDD，输出电压低冲控制管MP2的漏极接输出功率管MP1的栅极和输出电压过冲控制管MN1栅极的连接点；第一补偿网络的一端接第二NMOS管MN2和第三电流镜PMOS管MP3的连接点，第一补偿网络的另一端接地。
所述的低静态电流快速响应LDO电路，其中，所述第一补偿网络包括第一补偿电阻Rf1和第一补偿电容Cf1，第一补偿电阻Rf1的一端接反馈电压放大器AMP的输出端，第一补偿电阻Rf1的另一端接第一补偿电容Cf1的另一端，第一补偿电容Cf1的一端接地。
所述的低静态电流快速响应LDO电路，其中，所述第二补偿网络包括第二补偿电阻Rf2和第二补偿电容Cf2，第二补偿电阻Rf2的一端接输出功率管MP1的栅极，第二补偿电阻Rf2的另一端接第二补偿电容Cf2的另一端，第二补偿电容Cf2的一端接电源电压VCC。
所述的低静态电流快速响应LDO电路，其中，所述输出电压反馈分压电阻网络包括第一输出电压反馈分压电阻R1和第二输出电压反馈分压电阻R2，第一输出电压反馈分压电阻R1的一端接输出电压VDD，第一输出电压反馈分压电阻R1的另一端接第二输出电压反馈分压电阻R2的另一端；第二输出电压反馈分压电阻R2的一端接地。
所述的低静态电流快速响应LDO电路，其中，所述输出电压低冲控制管MP2为PMOS管。
所述的低静态电流快速响应LDO电路，其中，所述输出电压过冲控制管MN1为NMOS管。
所述的低静态电流快速响应LDO电路，其中，所述输出功率管MP1为PMOS管。
一种SOC系统，其中，包括如上述任一所述的低静态电流快速响应LDO电路。
本发明的有益效果：本发明通过提供一种低静态电流快速响应LDO电路及SOC系统，采用反馈电压放大器AMP对基准电压VREF和输出电压的反馈电压VFB的差值进行放大或者减小；在输出电压偏低或者低冲时，减弱输出电压低冲控制管MP2的导通，降低输出功率管MP1的栅极电压，增大输出功率管MP1的驱动电流，快速升高输出电压；在输出电压过冲时，降低放大器的输出电压，增强低冲控制管MP2的导通，抬高输出功率管MP1的栅极电压，减小输出功率管MP1的输出电流；同时，由于输出功率管MP1的栅极电压和过冲控制管MN1的栅极电压电位相同，栅极电压的升高使得过冲电压控制管MN1对输出电压VDD进行放电，快速恢复输出电压到设定值；本方案通过输出电压低冲控制管MP2和输出电压过冲控制管MN1，实现了LDO输出电压的快速负载瞬态响应；实现的电路结构简单，支路电流全部用于主环路内，静态电流和成本几乎没有额外增加；而且反馈电压放大器AMP仅包括第二NMOS管MN2、第三NMOS管MN3、第三电流镜PMOS管MP3和第四电流镜PMOS管MP4，其电路架构简单，在满足LDO低静态电流快速瞬态响应的同时实现了尽可能简化整个LDO电路的要求。
附图说明
图1是本发明中低静态电流快速响应LDO电路的结构示意图。
图2是本发明中反馈电压放大器的其中一种实施例示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种低静态电流快速响应LDO电路，包括反馈电压放大器AMP、输出电压低冲控制管MP2、输出电压过冲控制管MN1、第一补偿网络、第二补偿网络、第一电流源I1、第二电流源I2、输出功率管MP1、输出电压反馈分压电阻网络、内部电压VDD的输出电容CL；
所述反馈电压放大器AMP，其正输入端接基准电压VREF，负输入端接输出电压反馈分压电阻网络：对基准电压VREF和输出反馈电阻分压电压VFB的差值进行放大；其输出端接输出电压低冲控制管MP2的栅极；
所述输出电压低冲控制管MP2，其栅极接反馈电压放大器AMP的输出，源极接输出电压VDD，漏极接输出电压过冲控制管MN1的栅极和输出功率管MP1栅极连接点。其特征在于，当输出电压偏低或者低冲时，反馈电压放大器AMP的输出电压快速升高，所述的输出电压低冲控制管MP2导通能力减弱，输出功率管MP1的栅极被迅速拉低，输出电流驱动能力加强，输出电压VDD迅速上升到设定电压；
所述的输出电压过冲控制管MN1，其栅极接输出电压低冲控制管MP2的漏极和输出功率管MP1栅极连接点，源极接地，漏极接输出电压VDD：当输出电压过冲时，反馈电压放大器AMP的输出电压迅速降低，输出电压低冲控制管MP2的导通电流迅速增加，输出功率管MP1的栅极电压被迅速抬高，减小输出功率管MP1的输出电流；同时，输出功率管MP1的栅极电压和所述输出电压过冲控制管MN1的栅极电压相同，因此所述输出电压过冲控制管MN1对输出电压VDD进行放电，输出电压VDD迅速恢复到设定电压；
所述第一补偿网络的一端接反馈电压放大器的输出端，第一补偿网络的另一端接地：第一补偿网络用于提供一个补偿零点；
所述第二补偿网络一端接电源电压VCC，第二补偿网络另一端接输出功率管MP1的栅极：第二补偿网络用于提供另外一个补偿零点；
所述第一电流源I1和第二电流源I2的连接点接输出功率管MP1的栅极，第一电流源I1的另一端连接电源电压VCC，第二电流源I2另一端接地：所述第一电流源I1和第二电流源I2为输出功率管MP1的栅极提供一个稳定工作点；
所述输出功率管MP1，其源极接电源电压VCC，栅极接第一电流源I1和第二电流源I2的连接点，漏端接输出电压VDD：输出功率管MP1用于控制、产生输出电压VDD，提供输出电流；
所述输出电压反馈分压电阻网络一端连接输出电压VDD，输出电压反馈分压电阻网络另一端接地：输出电压反馈分压电阻网络用于为电压放大器AMP的负输入端提供输出电压的分压；
所述内部电压VDD的输出电容CL，其一端接输出电压VDD，另一端接地。内部电压VDD的输出电容CL用于稳定输出电压，为其它内部模块供电，其提供环路的主极点P1=（RDSON//RL）*CL，其中RDSON为输出功率管MP1的导通电阻，RL为输出电压VDD的输出负载电阻。
在某些具体实施例中，所述第一补偿网络包括第一补偿电阻Rf1和第一补偿电容Cf1，第一补偿电阻Rf1的一端接反馈电压放大器AMP的输出端，第一补偿电阻Rf1的另一端接第一补偿电容Cf1的另一端，第一补偿电容Cf1的一端接地：第一补偿网络用于提供一个补偿零点Z1=Rf1*Cf1。
在某些具体实施例中，所述第二补偿网络包括第二补偿电阻Rf2和第二补偿电容Cf2，第二补偿电阻Rf2的一端接输出功率管MP1的栅极，第二补偿电阻Rf2的另一端接第二补偿电容Cf2的另一端，第二补偿电容Cf2的一端接电源电压VCC：第二补偿网络用于提供另外一个补偿零点Z2=Rf2*Cf2。
在某些具体实施例中，所述输出电压反馈分压电阻网络包括第一输出电压反馈分压电阻R1和第二输出电压反馈分压电阻R2，第一输出电压反馈分压电阻R1的一端接输出电压VDD，第一输出电压反馈分压电阻R1的另一端接第二输出电压反馈分压电阻R2的另一端；第二输出电压反馈分压电阻R2的一端接地：第一输出电压反馈分压电阻R1和第二输出电压反馈分压电阻R2的连接点接反馈电压放大器AMP的负输入端：输出电压反馈分压电阻网络用于为电压放大器AMP的负输入端提供输出电压的分压。
其中，所述反馈电压放大器AMP，对正输入端的电压VREF和负输入端的电压VFB的差值进行放大或者减小，其输出电压直接控制输出电压低冲控制管MP2的栅极，根据输出电压的大小增强或者减弱输出电压低冲控制管MP2的导通电流，从而控制输出功率管MP1的栅极电压，调节输出电流的大小，稳定输出电压；反馈电压放大器AMP的输出端节点在环路中引入一个高频极点P3=Cp3*Rp3，其中Cp3为反馈电压放大器AMP输出端所接的电容之和，Rp3为反馈电压放大器AMP输出端所接的电阻之和。
在某些具体实施例中，所述反馈电压放大器AMP可以采用不同的电路架构进行实现：
在图2中，所述反馈电压放大器AMP包括第二NMOS管MN2、第三NMOS管MN3、第三电流镜PMOS管MP3和第四电流镜PMOS管MP4，输出反馈电阻分压电压VFB接第二NMOS管MN2的栅极，基准电压VREF接第三NMOS管MN3的栅极，第二NMOS管MN2和第三NMOS管MN3的源极连一起后接电流源I3的一端，电流源I3的另一端接地；第三NMOS管MN3的漏端接第四电流镜PMOS管MP4的漏极，第二NMOS管MN2的漏端接第三电流镜PMOS管MP3的漏极；第四电流镜PMOS管MP4的栅极和漏极短接，第四电流镜PMOS管MP4的栅极连接到第三电流镜PMOS管MP3的栅极；根据输出电压VDD和电源电压VCC的大小，第三电流镜PMOS管MP3和第四电流镜PMOS管MP4的源极电压可以接输出电压VDD或者电源电压VCC；输出电压低冲控制管MP2的栅极接第二NMOS管MN2和第三电流镜PMOS管MP3的连接点，输出电压低冲控制管MP2的源极接输出电压VDD，输出电压低冲控制管MP2的漏极接输出功率管MP1的栅极和输出电压过冲控制管MN1栅极的连接点；第一补偿电阻Rf1的一端接第二NMOS管MN2和第三电流镜PMOS管MP3的连接点，第一补偿电阻Rf1另一端接第一补偿电容Cf1的另一端，第一补偿电容Cf1的一端接地。
当然，所述反馈电压放大器AMP还有其它多种电路架构，在不背离本技术方案能实现的电路功能的情况下，本领域的技术人员可根据本技术方案作出各种相应的改变和变形，这些相应的改变和变形都应属于本技术方案的保护范围。
其中，所述输出电压低冲控制管MP2，根据电压反馈放大器AMP的输出电压的大小，增强或者减缓其自身（即输出电压低冲控制管MP2）导通能力：当输出电压过低或者低冲时，输出电压低冲控制管MP2导通电流减小，降低输出功率管MP1的栅极电压，增大输出电流，提升输出电压。
其中，所述输出电压过冲控制管MN1，在输出电压过冲时，电压反馈放大器AMP的输出电压减小，输出电压低冲控制管MP2导通电流增大，输出电压过冲控制管MN1的栅极电压升高，对输出电压进行放电，恢复输出电压到设定电压。
其中，所述电流源I1和电流源I2，为输出功率管MP1提供一个稳定的工作点。
其中，所述输出功率管MP1，提供输出电流和输出电压，其栅极在环路中引入一个次极点P2=Cp2*Rp2，其中Cp2为输出功率管MP1的栅极所接的电容之和，Rp2为输出功率管MP1的栅极所接的电阻之和。
其中，所述第一补偿网络，其在环路中引入第一补偿零点Z1= Rf1*Cf1。
其中，所述第二补偿网络，其在环路中引入第二补偿零点Z2= Rf2*Cf2。
其中，所述内部电压VDD的输出电容CL，为输出节点提供储能，其在环路中产生一个主极点P1=（RDSON//RL）*CL，其中RDSON为输出功率管MP1的导通电阻，RL为输出负载电阻。
其中，所述输出电压分压电阻网络，主要是对输出电压进行分压，输出反馈电阻分压电压VFB输入到反馈电压放大器AMP的负输入端，与反馈电压放大器AMP的正输入端的基准电压VREF进行差值的放大或者减小。
本技术方案采用反馈电压放大器AMP对基准电压VREF和输出反馈电阻分压电压VFB的差值进行放大或者减小，结合低冲电压控制管MP2和过冲电压控制管N1，可以在低静态电流的条件下实现LDO的快速负载瞬态响应。
本技术方案还包括一种SOC系统，包括如上述所述的低静态电流快速响应LDO电路。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
