拼接图像处理设备
技术领域
本实用新型涉及图像处理设备领域，特别涉及一种拼接图像处理设备。
背景技术
目前大屏幕拼接系统被广泛应用于各工程领域。其一般将全高清1080P或超高清4K的信号源经过中央交换枢纽分配到各个视频拼接卡或拼接盒等拼接处理端，在这些拼接处理端上利用图像视频处理技术和图像Scaler算法压缩或放大显示到拼接屏幕上。如需采集更大的分辨率信号，则需将此路大分辨率信号先压缩成1080P或4K拼接处理端能处理的信号分辨率格式，再通过交换枢纽分配给各个拼接处理端，拼接处理端会根据拼接要求裁剪其中的一部分视频像素信息通过视频图像Scaler算法将拼接图像内容放大显示在拼接屏上，这样用户看到的视频图像就会被放大拉伸，现有的拼接图像处理设备容易出现图像发虚不清晰现象。
故需要提供一种拼接图像处理设备来解决上述技术问题。
实用新型内容
本实用新型提供一种拼接图像处理设备，其通过使用视频处理服务器对大分辨率信号源进行分割处理，再由图像拼接处理盒与拼接屏点对点拼接合成，以解决现有技术中的拼接图像处理设备多存在图像发虚不清晰，以及各个部件的分布不够合理的问题。
为解决上述技术问题，本实用新型的技术方案为：
一种拼接图像处理设备，用于图像拼接处理，与用于显示图像的拼接屏相连接，其包括视频处理服务器和图像拼接处理盒，所述视频处理服务器连接4-10个所述图像拼接处理盒，图像拼接处理盒连接所述拼接屏，视频处理服务器用于将外部或本地的大分辨率信号源分割成4-10个小分辨率信号源，并将小分辨率信号源发送到图像拼接处理盒，视频处理服务器发送同步命令到图像拼接处理盒，图像拼接处理盒解码并缓存视频处理服务器发送过来的小分辨率信号源，接受服务器同步命令信号并执行同步输出，根据拼接屏参数驱动拼接屏显示；
其中，所述大分辨率信号源的分辨率范围为4096X2160-5760X3840，所述小分辨率信号源的分辨率范围为1440X900-2560X1440。
本实用新型所述的拼接图像处理设备中，所述视频处理服务器包括视频采集卡、CPU中央处理器和网络数据编码芯片，所述CPU中央处理器分别连接所述视频采集卡和所述网络数据编码芯片，视频采集卡用于采集外部大信号源， CPU中央处理器用于分割信号以及发送同步命令，网络数据编码芯片用于将小分辨率信号源编码。
本实用新型所述的拼接图像处理设备中，所述视频处理服务器设置有硬盘，所述硬盘连接所述CPU中央处理器，硬盘用于存储大分辨率信号源。
本实用新型所述的拼接图像处理设备中，所述视频处理服务器设置有触摸显示屏，所述触摸显示屏连接所述CPU中央处理器，触摸显示屏用于服务器处理信号的显示和控制。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有网络数据解码芯片，所述网络数据解码芯片连接所述视频处理服务器，用于小分辨率信号源解码。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有可编程逻辑芯片，所述可编程逻辑芯片连接所述网络数据解码芯片，用于逻辑处理。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有编码显示芯片，所述编码显示芯片连接所述可编程逻辑芯片和所述拼接屏，用于传输信号到拼接屏。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有缓存芯片，所述缓存芯片连接所述可编程逻辑芯片，用于数据的快速存取。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有同步时钟芯片，所述同步时钟芯片连接所述可编程逻辑芯片，用于计时。
本实用新型所述的拼接图像处理设备中，所述图像拼接处理盒设置有存储芯片，所述存储芯片连接所述可编程逻辑芯片，用于数据的存储。
本实用新型相较于现有技术，其有益效果为：本实用新型的拼接图像处理设备，其通过使用视频处理服务器对大分辨率信号源进行分割处理，再由图像拼接处理盒与拼接屏点对点拼接合成，期间整个流程没有任何图像放大，缩小操作，图像信息没有任何损失，可以实现图像信号点对点无损显示，可以实现点对点拼接。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本实用新型的部分实施例相应的附图。
图1为本实用新型的拼接图像处理设备的结构框图。
图2为本实用新型的拼接图像处理设备的结构框图。
图3为本实用新型的拼接图像处理设备采集外部大分辨率信号拼接显示的流程图。
图4为本实用新型的拼接图像处理设备对本地大分辨率信号拼接显示的流程图。
其中，10、外部信号源，20、视频处理服务器，21、视频采集卡，22、CPU 中央处理器，23、网络数据编码芯片，24、硬盘，25、触摸显示屏，30、图像拼接处理盒，31、网络数据解码芯片，32、可编程逻辑芯片，33、编码显示芯片，34、同步时钟芯片，35、缓存芯片，36、存储芯片，40、拼接屏。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
本实用新型术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
现有的拼接图像处理设备多存在图像发虚不清晰。
如下为本实用新型提供的一种能解决以上技术问题的拼接图像处理设备的优选实施例。
请参照图1、图2、图3和图4，图1为本实用新型的拼接图像处理设备的结构框图，图2为本实用新型的拼接图像处理设备的结构框图，图3为本实用新型的拼接图像处理设备采集外部大分辨率信号拼接显示的流程图，图4为本实用新型的拼接图像处理设备对本地大分辨率信号拼接显示的流程图。
在图中，结构相似的单元是以相同标号表示。
本实用新型提供一种拼接图像处理设备，用于图像拼接处理，与用于显示图像的拼接屏40相连接，其包括视频处理服务器20和图像拼接处理盒30，视频处理服务器20连接4-10个图像拼接处理盒30，每个图像拼接处理盒30连接一个拼接屏40，视频处理服务器20用于将外部或本地的大分辨率信号源分割成4-10个小分辨率信号源，并将小分辨率信号源发送到图像拼接处理盒30，视频处理服务器20发送同步命令到图像拼接处理盒30，图像拼接处理盒30解码并缓存视频处理服务器发送过来的小分辨率信号源，接受服务器同步命令信号并执行同步输出，根据拼接屏参数驱动拼接屏40显示，其中，大分辨率信号源的分辨率范围为4096X2160-5760X3840，小分辨率信号源的分辨率范围为 1440X900-2560X1440。
视频处理服务器20包括视频采集卡21、CPU中央处理器22、网络数据编码芯片23、硬盘24和触摸显示屏25，,CPU中央处理器22分别连接视频采集卡21、网络数据编码芯片23、硬盘24和触摸显示屏25，视频采集卡21用于采集外部大信号源，CPU中央处理器22用于分割信号以及发送同步命令，网络数据编码芯片23用于将小分辨率信号源编码，硬盘24用于存储大分辨率信号源，触摸显示屏25用于服务器处理信号的显示和控制。
图像拼接处理盒30内设置有网络数据解码芯片31、可编程逻辑芯片32、编码显示芯片33、同步时钟芯片34、缓存芯片35和存储芯片36，可编程逻辑芯片32分别连接网络数据解码芯片31、编码显示芯片33、同步时钟芯片34、缓存芯片35和存储芯片36，网络数据解码芯片31连接视频处理服务器20，用于小分辨率信号源解码，可编程逻辑芯片32主要为FPGA型号，用于逻辑处理，编码显示芯片33主要是HDMI型号，用于传输信号到拼接屏40，缓存芯片35 为DDR3型号，用于数据的快速存取，同步时钟芯片34用于计时，存储芯片36 为Flash存储芯片，用于数据的存储。
本实用新型的工作原理：
实施例一：参考图2和图3，本实用新型的拼接图像处理设备处理外部 5760X2160的大分辨率信号的流程分为以下步骤：
步骤一：视频处理服务器20利用视频采集卡21将一路5760X2160的大分辨率视频信号数据采集进来。
步骤二：视频处理服务器20根据2X3的拼接规模需求将这路5760X2160 的大分辨率视频数据通过CPU中央处理器22处理分割成6个1920X1080的小分辨率数据A,B,C,D,E,F。
步骤三：视频处理服务器20将A,B,C,D,E,F视频图像信息通过网络数据编码芯片23进行视频数据编码，并通过网线传输给6个图像拼接处理盒30，即A 图像信息数据传给1号图像拼接处理盒30，B传给2号图像拼接处理盒30，C 传给3号图像拼接处理盒30，D传给4号图像拼接处理盒30，E传给5号图像拼接处理盒30，F传给6号图像拼接处理盒30，这样一一对应传输。
步骤四：各图像拼接处理盒30收到各自的图像信息数据开始解码并将解码的3帧图像数据存入DDR3型号的缓存芯片35内，并等待视频处理服务器20 发出的时间戳同步脉冲信号。
步骤五：当各图像拼接处理盒30收到第一个时间戳同步脉冲，开始从DDR3 缓存芯片35里取第1帧图像数据并根据视频处理服务器20上位机的参数设定 FPGA可编程逻辑芯片32输出时序，同时驱动HDMI编码显示芯片33输出HDMI 图像数据流，并在其对应的拼接屏40上显示出来。同时图像拼接处理盒30开始解码第4帧图像数据存入DDR3缓存芯片35内。依次地，如各图像拼接处理盒30收到第N个时间戳同步信号，它们就从DDR3缓存芯片35中取出第N帧图像信息显示，并解码第N+3帧图像存入DDR3缓存芯片35中。
步骤六：如各图像拼接处理盒30没有收到时间戳同步脉冲信号，则进行步骤四等待动作，直至收到同步信号。
实施例二：参考图2和图4，本实用新型的拼接图像处理设备处理内部 5760X2160的大分辨率信号的流程分为以下步骤：
步骤一：视频处理服务器20利用本系统拼接上位机软件加载一个将要拼接显示的本地5760X2160大分辨率视频片源信号。
步骤二：与实施例一中步骤二一致。
步骤三：与实施例一中步骤三一致。
步骤四：各图像拼接处理盒30收到各自的图像信息数据全部保存在图像拼接处理盒30本地的存储介质Flash存储芯片36中，后续需要再次使用本地视频片源信号时，不必经过分割信号、编码传输等繁琐步骤，直接从Flash存储芯片36提取。
步骤五：从Flash存储芯片36的视频信息中解码3帧图像数据存入DDR3 缓存芯片35内，并等待视频处理服务器20发出的时间戳同步脉冲信号。
步骤六：与实施例一中步骤五一致。
步骤七：如各图像拼接处理盒30没有收到时间戳同步脉冲信号，则进行步骤五等待动作，直至收到同步信号。
这样即完成了本优选实施例的拼接图像处理设备的工作过程。
本优选实施例的拼接图像处理设备通过。
综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。
