余度计算机接口单元、多余度控制计算机及数据传输方法
技术领域
本发明涉及计算机科学技术领域，特别是涉及一种余度计算机接口单元、多余度控制计算机及数据传输方法。
背景技术
多余度控制计算机可以用于无人机中，控制无人机的起停和飞行速度等。多余度控制计算机中可以包括多个余度计算机接口单元，多个余度计算机接口单元两两之间互相通信连接。
为了提高对无人机的控制准确性，多余度控制计算机中各余度计算机接口单元，在获取到无人机的飞行数据和计算结果数据之后，通常需要将各自获取到的数据，传输至其他余度计算机接口单元中，从而进行监控和表决算法。现有技术中，每两个余度计算机接口单元之间的数据传输方法通常为异步串口传输方式。
现有技术所采用的数据传输方法虽然简单，容易实现，但是其传输速度通常不超过1Mbps(Million bits per second，兆位每秒)，而多余度控制计算机，在每个周期内需要传输大量采集到的飞行数据和计算结果数据，其数据量通常为几百字节，而处理周期通常为10～20ms，在每个处理周期中，除了传输数据外，还有大量的计算及控制任务，也就是说，在每个处理周期中，用于传输数据的时间小于10～20ms。但由于现有技术中多个余度计算机接口单元之间数据的传输速度较低，导致数据传输时延较大，进而影响多余度控制计算机的控制性能。
发明内容
本发明实施例的目的在于提供一种余度计算机接口单元、多余度控制计算机及数据传输方法，以提高多个余度计算机接口单元之间数据的传输速度。
具体技术方案如下：
第一方面，本发明实施例提供了一种余度计算机接口单元，所述余度计算机接口单元包括：FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片以及驱动电路，所述FPGA芯片中包括：SPI(Serial Peripheral Interface，串行外设接口)发送控制器和SPI接收控制器；
所述余度计算机接口单元包括：现场可编程门阵列FPGA芯片以及驱动电路，所述FPGA芯片中包括：串行外设接口SPI发送控制器和SPI接收控制器；
所述SPI发送控制器，用于生成第一时钟信号，以及获取第一待发送数据，将所述第一待发送数据转换为第一数据信号，并将所述第一时钟信号和所述第一数据信号发送至所述驱动电路；
所述驱动电路，用于接收所述第一时钟信号和所述第一数据信号，并将所述第一时钟信号转换为第一时钟差分信号，以及将所述第一数据信号转换为第一数据差分信号，发送所述第一时钟差分信号和所述第一数据差分信号至其他余度计算机接口单元；接收其他余度计算机接口单元的驱动电路发送的第二时钟差分信号和第二数据差分信号，将所述第二时钟差分信号转换为第二时钟信号，将所述第二数据差分信号转换为第二数据信号，将所述第二时钟信号和所述第二数据信号发送至所述SPI接收控制器；
所述SPI接收控制器，用于接收所述第二时钟信号和所述第二数据信号。
可选地，所述驱动电路包括：驱动器。
可选地，所述驱动电路包括：发送驱动器和接收驱动器；
所述发送驱动器，用于接收所述第一时钟信号和所述第一数据信号，并将所述第一时钟信号转换为第一时钟差分信号，以及将所述第一数据信号转换为第一数据差分信号，发送所述第一时钟差分信号和所述第一数据差分信号至其他余度计算机接口单元；
所述接收驱动器，用于接收其他余度计算机接口单元的发送驱动器发送的第二时钟差分信号和第二数据差分信号，将所述第二时钟差分信号转换为第二时钟信号，将所述第二数据差分信号转换为第二数据信号，将所述第二时钟信号和所述第二数据信号发送至所述SPI接收控制器。
可选地，所述发送驱动器的数量与所述其他余度计算机接口单元的数量相同，所述接收驱动器的数量与所述其他余度计算机接口单元的数量相同。
可选地，所述驱动电路为低电压差分信号LVDS驱动器，将所述第一时钟信号转换为第一时钟差分信号，以及将所述第一数据信号转换为第一数据差分信号，包括：
将所述第一时钟信号转换为第一时钟LVDS，以及将所述第一数据信号转换为第一数据LVDS；
所述第二时钟差分信号为第二时钟LVDS，所述第二数据差分信号为第二数据LVDS，将所述第二时钟差分信号转换为第二时钟信号，将所述第二数据差分信号转换为第二数据信号，包括：
将所述第二时钟LVDS转换为所述第二时钟信号，将所述第二数据LVDS转换为第二数据信号。
第二方面，本发明实施例提供了一种多余度控制计算机，所述多余度控制计算机包括：多个如上述任一项所述的余度计算机接口单元，各个所述余度计算机接口单元的驱动电路与所述多余度控制计算机中其他余度计算机接口单元的驱动电路分别通信连接。
第三方面，本发明实施例提供了一种数据传输方法，应用于如上述的多余度控制计算机，所述方法包括：
多余度控制计算机中第一余度计算机接口单元中的第一SPI发送控制器，生成所述第一时钟信号，以及获取第一待发送数据，将所述第一待发送数据转换为第一数据信号，并将所述第一时钟信号和所述第一数据信号发送至该第一余度计算机接口单元的第一驱动电路；
所述第一驱动电路，接收所述第一时钟信号和所述第一数据信号，并将所述第一时钟信号转换为第一时钟差分信号，以及将所述第一数据信号转换为第一数据差分信号，发送所述第一时钟差分信号和所述第一数据差分信号至第二余度计算机接口单元；
第一余度计算机接口单元的第一驱动电路，接收第二余度计算机接口单元的第二驱动电路发送的第二时钟差分信号和第二数据差分信号，将所述第二时钟差分信号转换为第二时钟信号，将所述第二数据差分信号转换为第二数据信号，将所述第二时钟信号和所述第二数据信号发送至所述第一SPI接收控制器；
所述第一SPI接收控制器，接收所述第二时钟信号和所述第二数据信号。
本发明实施例有益效果：
本发明实施例提供的一种余度计算机接口单元、多余度控制计算机及数据传输方法，余度计算机接口单元包括：FPGA芯片以及驱动电路，FPGA芯片中包括：SPI发送控制器和SPI接收控制器；余度计算机接口单元可以通过SPI发送控制器获取第一待发送数据，将第一待发送数据转换为第一数据信号，将第一时钟信号和第一数据信号发送至驱动电路，驱动电路可以将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，并将第一时钟差分信号和第一数据差分信号发送至其他余度计算机接口单元。余度计算机接口单元也可以接收其它余度计算机接口单元发送的第二时钟差分信号和第二数据差分信号。本发明实施例提供的余度计算机接口单元与其他余度计算机接口单元之间的数据传输采用SPI同步传输的方法，余度计算机接口单元可以按照第二时钟差分信号的接收频率接收第二数据差分信号，相比现有技术中采用异步传输的方法，数据传输速度较高。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的余度计算机接口单元的一种结构示意图；
图2为本发明实施例提供的余度计算机接口单元的另一种结构示意图；
图3为本发明实施例提供的多余度控制计算机的一种结构示例图；
图4为图3所示多余度控制计算机的数据传输方法的交互示例图；
图5为本发明实施例提供的多余度控制计算机的另一种结构示例图；
图6为图5所示多余度控制计算机的数据传输方法的交互示例图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种余度计算机接口单元，余度计算机接口单元包括：FPGA芯片101以及驱动电路102，FPGA芯片101中包括：SPI发送控制器104和SPI接收控制器105。其中，FPGA芯片101中的SPI发送控制器104和SPI接收控制器105分别与驱动电路102通信连接。
FPGA芯片101属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵。SPI表示串行外围设备接口，是一种同步的通信总线，FPGA芯片101中包括SPI发送控制器104和SPI接收控制器105，可以实现该余度计算机接口单元和其他余度计算机接口单元之间数据的同步传输。
SPI发送控制器104，用于生成第一时钟信号，以及获取第一待发送数据，将第一待发送数据转换为第一数据信号，并将第一时钟信号和第一数据信号发送至驱动电路102。
该SPI发送控制器104可以按照一定的频率生成第一时钟信号，以及发送第一时钟信号，该频率可以为预设数值，时钟信号的生成和发送频率越高，则数据传输的速度越快。但是时钟的生成和发送频率超出一定数值的话，则第一待发送数据在传输的过程中可能会产生传输延时和传输抖动，进而造成其他余度计算机接口单元接收到的信号质量较低，即，其他余度计算机接口单元无法接收到正确的信号，因此，预设数值可以根据实验以及实际的需求进行确定，在尽量保证提高传输速度的前提下，不影响其他余度计算机接口单元对信号的正确接收。
SPI发送控制器104可以获取第一待发送数据，该第一待发送数据可以为目标飞行设备的飞行数据，以及计算得到的结果数据。该飞行数据可以包括：飞行速度、飞行高度、飞行方向以及飞行加速度等数据。
在得到第一待发送数据之后，可以将第一待发送数据转换为第一数据信号，并将第一数据信号和第一时钟信号，发送至驱动电路102，SPI发送控制器104在发送第一时钟信号时，可以按照第一时钟信号的生成频率发送，即，生成一个第一时钟信号便向驱动电路102发送一个第一时钟信号。SPI发送控制器104在发送第一数据信号时，可以按照预设数据量将第一数据信号分多次发送至驱动电路102，且每发送一个第一时钟信号，则发送一个预设数据量的第一数据信号。
驱动电路102，用于接收第一时钟信号和第一数据信号，并将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，发送第一时钟差分信号和第一数据差分信号至其他余度计算机接口单元；接收其他余度计算机接口单元的驱动电路102发送的第二时钟差分信号和第二数据差分信号，将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号，将第二时钟信号和第二数据信号发送至SPI接收控制器105。
驱动电路102在接收到第一时钟信号和第一数据信号之后，可以将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，并将第一时钟差分信号和第一数据差分信号发送至其他余度计算机接口单元。此处需要说明的是，该余度计算机接口单元可以将第一时钟差分信号和第一数据差分信号发送至多余度控制计算机中，除该余度计算机接口单元之外的其他余度计算机接口单元中的各其他余度计算机接口单元。其中具体发送的过程中，可以采用随机选择发送顺序的方法。例如，当多余度控制计算机中包括3个余度计算机接口单元时，分别为余度计算机接口单元A、余度计算机接口单元B和余度计算机接口单元C，则余度计算机接口单元A可以将第一时钟差分信号和第一数据差分信号分别发送至余度计算机接口单元B和C，可以选择先将第一时钟差分信号和第一数据差分信号发送至余度计算机接口单元B，也可以选择先发送至余度计算机接口单元C。
余度计算机接口单元中的驱动电路102也可以接收其他余度计算机接口单元的SPI发送控制器104发送的第二时钟差分信号和第二数据差分信号，该余度计算机接口单元可以接收多余度控制计算机中除该余度计算机接口单元之外的其他余度计算机接口单元中，各余度计算机接口单元发送的第二时钟差分信号和第二数据差分信号。其中，第二时钟信号可以为其他余度计算机接口单元中的SPI发送控制器104按照预设频率发送的时钟信号，第二数据差分信号中可以携带其他余度计算机接口单元所采集到的目标飞行设备的飞行数据和结果数据。
驱动电路102在接收到第二时钟差分信号的第二数据差分信号之后，可以将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号，并将第二时钟信号和第二数据信号发送至SPI接收控制器105，便于SPI接收控制器105对第二时钟信号和第二数据信号进行转发。
SPI接收控制器105，用于接收第二时钟信号和第二数据信号。
SPI接收控制器105可以接收第二时钟信号和第二数据信号，由于第二时钟信号可以为其他余度计算机接口单元按照预设频率进行发送的时钟信号，因此，SPI控制器可以按照第二时钟信号的接收频率接收数据信号，即，每接收一个第二时钟信号，则接收一个第二数据信号。
本发明实施例提供的余度计算机接口单元，包括：FPGA芯片101以及驱动电路102，FPGA芯片101中包括：SPI发送控制器104和SPI接收控制器105；余度计算机接口单元可以通过SPI发送控制器104获取第一待发送数据，将第一待发送数据转换为第一数据信号，将第一时钟信号和第一数据信号发送至驱动电路102，驱动电路102可以将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，并将第一时钟差分信号和第一数据差分信号发送至其他余度计算机接口单元。余度计算机接口单元也可以接收其它余度计算机接口单元发送的第二时钟差分信号和第二数据差分信号。本发明实施例提供的余度计算机接口单元与其他余度计算机接口单元之间的数据传输采用SPI同步传输的方法，余度计算机接口单元可以按照第二时钟差分信号的接收频率接收第二数据差分信号，相比现有技术中采用异步传输的方法，数据传输速度较高。
作为本发明实施例一种可选的实施方式，驱动电路102可以包括：驱动器。该驱动器可以分别与SPI发送控制器104和SPI接收控制器105通信连接。在该驱动器上可以设置多个不同的端口，其中至少包括：一个用于接收其他余度计算机接口单元发送的第二时钟差分信号和第二数据差分信号的接收端口；以及一个用于发送第一时钟差分信号和第一数据差分信号的发送端口。
作为本发明实施例一种可选的实施方式，如图2所示，驱动电路102可以包括：发送驱动器201和接收驱动器202。其中，发送驱动器201可以与SPI发送控制器104通信连接，接收驱动器202可以与SPI接收控制器105通信连接。
发送驱动器201，用于接收第一时钟信号和第一数据信号，并将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，发送第一时钟差分信号和第一数据差分信号至其他余度计算机接口单元。
接收驱动器202，用于接收其他余度计算机接口单元的发送驱动器201发送的第二时钟差分信号和第二数据差分信号，将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号，将第二时钟信号和第二数据信号发送至SPI接收控制器105。
作为本发明实施例一种可选的实施方式，如图3所示，发送驱动器201的数量与其他余度计算机接口单元的数量相同，接收驱动器202的数量与其他余度计算机接口单元的数量相同。在本发明实施例中，其他余度计算机接口单元可以指，与本发明实施例提供的余度计算机接口单元通信连接的其他余度计算机接口单元。可以设置与其他余度计算机接口单元的数量相同的发送驱动器201，和接收驱动器202，且每个发送驱动器201与不同的其他余度计算机接口单元通信连接，以及每个接收驱动器202与不同的其他余度计算机接口单元通信连接。如图3所示，其他余度计算机接口单元的数量为1，则余度计算机接口单元中的发送驱动器201和接收驱动器202的数量均为1。
由于发送驱动器201的数量与其他余度计算机接口单元的数量相同，接收驱动器202的数量与其他余度计算机接口单元的数量相同，因此，每个发送驱动器只需要设置与一个其他余度计算机接口单元通信连接的端口即可，进而使得发送驱动器201的结构较为简单。同理，接收驱动器202的结构也较为简单。
作为本发明实施例一种可选的实施方式，驱动电路102为LVDS驱动器，该LVDS驱动器中的收发电路可以为双路收发驱动电路。
将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号，包括：
将第一时钟信号转换为第一时钟LVDS，以及将第一数据信号转换为第一数据LVDS。
LVDS驱动器在接收到第一时钟信号之后，可以将第一时钟信号转换为第一时钟LVDS，该第一时钟LVDS是一种低电压差分信号，由于信号在传输的过程中，如果传输速度较快，信号容易产生畸变，因此，通过将第一时钟信号转换为一种低电压差分信号，能够使得在提高数据的传输速度的同时，还能够使得信号不易产生畸变，提高数据传输的准确性。
第二时钟差分信号为第二时钟LVDS，第二数据差分信号为第二数据LVDS，即，其他余度计算机接口单元在发送第二时钟信号和第二数据信号之前，也可以将第二时钟信号转换为第二时钟LVDS，将第二数据信号转换为第二数据LVDS，因此，余度计算机接口单元中的LVDS驱动器所接收到的信号为第二时钟LVDS和第二数据LVDS。
将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号，包括：
将第二时钟LVDS转换为第二时钟信号，将第二数据LVDS转换为第二数据信号。LVDS驱动器在接收到其他余度计算机接口单元发送的第二时钟LVDS之后，可以将该第二时钟LVDS转换为第二时钟信号，以及在接收到其他余度计算机接口单元发送的第二数据LVDS之后，将该第二数据LVDS转换为第二数据信号。
如图3所示，本发明实施例提供了一种多余度控制计算机，可以包括多个如图1或图2所示的余度计算机接口单元，各余度计算机接口单元包括：FPGA芯片101以及驱动电路102，余度计算机接口单元中的驱动电路102和多余度控制计算机中的其他余度计算机接口单元的驱动电路102分别通信连接。
本发明实施例提供的多余度控制计算机可以包括两个余度计算机接口单元，三个余度计算机接口单元或者更多数量个余度计算机接口单元。图3所示的多余度控制计算机中包括两个余度计算机接口单元，其中一个余度计算机接口单元通过驱动电路与另一个余度计算机接口单元的驱动电路通信连接，且该余度计算机接口单元可以通过驱动电路向另一个余度计算机接口单元发送第一数据差分信号和第一时钟差分信号，该余度计算机接口单元也可以通过驱动电路接收另一个余度计算机接口单元发送的第二数据差分信号和第二时钟差分信号。图3中，CLK表示第一时钟信号，DATA表示第一待发送数据，CS表示片选信号，控制接收该CS的余度计算机接口单元是否被选中，当该信号为预先规定的使能信号时，则表明接收该CS的余度计算机接口单元被选中，即，向该余度计算机接口单元所发送的第一待发送数据有效。CLK+表示第一时钟差分信号中的高电平，CLK-表示第一时钟差分信号中的低电平，DATA+表示第一数据差分信号中的高电平，DATA-表示第一数据差分信号中的低电平。
本发明实施例提供的多余度控制计算机可以设置在目标飞行设备中，例如无人机中，可以用于对目标飞行设备进行飞行控制。首先可以获取该目标飞行设备的飞行数据，该飞行数据可以包括：飞行速度、飞行高度、飞行方向以及飞行加速度等数据。获取目标飞行设备的操作人员输入的操作指令，并基于飞行数据以及操作指令计算目标飞行设备的结果数据，该结果数据可以为飞行参数。在进行结果数据的计算过程中，为提高多余度控制计算机的计算任务可靠性，多余度控制计算机中包括的多个余度计算机接口单元均可以对目标飞行设备的飞行数据进行计算得到结果数据，接着可以将飞行数据和结果数据发送至其他余度计算机接口单元，从而进行监控和表决算法，并根据监控和表决算法得到的结果对目标飞行设备进行飞行控制。
此外，本发明实施例提供的多余度控制计算机，可以通过余度计算机接口单元达到扩展余度的目的，此处余度可以指，多余度控制计算机中余度计算机接口单元的数量。
作为本发明实施例一种可选的实施方式，多余度控制计算机还可以包括：CPU。其中，SPI发送控制器104和SPI接收控制器105分别与CPU通信连接。
CPU，用于获取目标飞行设备的飞行数据，以及根据用户的操作指令对飞行数据进行计算，得到结果数据。并将飞行数据和结果数据作为第一待发送数据发送至SPI发送控制器104，该飞行数据可以包括：飞行速度、飞行高度、飞行方向以及飞行加速度等数据。
如图4所示，本发明实施例还提供了一种数据传输方法，应用于图3所示的多余度控制计算机，该方法可以包括：
S401，多余度控制计算机中的第一余度计算机接口单元的第一SPI发送控制器，生成第一时钟信号，获取第一待发送数据，将第一待发送数据转换为第一数据信号。
S402，第一SPI发送控制器，将第一时钟信号和第一数据信号发送至该第一余度计算机接口单元的第一驱动电路。
S403，第一驱动电路，接收第一时钟信号和第一数据信号，并将第一时钟信号转换为第一时钟差分信号，以及将第一数据信号转换为第一数据差分信号。
S404，第一驱动电路，发送第一时钟差分信号和第一数据差分信号至第二余度计算机接口单元。
在发送第一数据差分信号和第一时钟差分信号的过程中，可以按照预先设置的每个时钟周期发送的数据量将第一数据差分信号分多次发送，且每发送一个第一时钟差分信号，便发送预设数据量的第一数据差分信号，其中第一时钟差分信号和预设数据量的第一数据差分信号可以同步发送。
S405，第二余度计算机接口单元中的第二驱动电路，接收第一时钟差分信号和第一数据差分信号，将第一时钟差分信号转换为第一时钟信号，将第一数据差分信号转换为第一数据信号。
S406，第二驱动电路，将第一时钟信号和第一数据信号发送至第二余度计算机接口单元的第二SPI接收控制器。
第二余度计算机接口单元可以接收第一余度计算机接口单元发送的第一数据差分信号和第一时钟差分信号，并且按照第一时钟差分信号的接收频率接收第一数据差分信号，即，每接收一个第一时钟差分信号，便接收一个第一数据差分信号。
S407，第二余度计算机接口单元中的第二SPI接收控制器接收第一时钟信号和第一数据信号。
S408，第二余度计算机接口单元中的第二SPI发送控制器，生成第二时钟信号，获取第二待发送数据，将所述第二待发送数据转换为第二数据信号。
S409，第二SPI发送控制器，将第二时钟信号和第二数据信号发送至该第二余度计算机接口单元的第二驱动电路。
S410，第二驱动电路，接收第二时钟信号和第二数据信号，并将第二时钟信号转换为第二时钟差分信号，以及将第二数据信号转换为第二数据差分信号。
S411，第二驱动电路，发送第二时钟差分信号和第二数据差分信号至第一余度计算机接口单元。
S412，第一余度计算机接口单元的第一驱动电路，接收第二余度计算机接口单元的第二驱动电路发送的第二时钟差分信号和第二数据差分信号，将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号。
S413，第一驱动电路，将第二时钟信号和第二数据信号发送至第一SPI接收控制器。
S414，第一SPI接收控制器，接收第二时钟信号和第二数据信号。
在本发明实施例中，第一余度计算机接口单元可以将第一时钟差分信号和第一数据差分信号发送至第二余度计算机接口单元，其中第一数据差分信号中携带有该第一余度计算机接口单元获取到的目标飞行设备的飞行数据，以及计算得到的结果数据。第二余度计算机接口单元可以接收第一余度计算机接口单元发送的第一时钟差分信号和第一数据差分信号，以及将该第二余度计算机接口单元的第二时钟差分信号和第二数据差分信号发送至第一余度计算机接口单元，第一余度计算机接口单元可以接收该第二时钟差分信号和第二数据差分信号，第一余度计算机接口单元和第二余度计算机接口单元之间的数据可以采用SPI同步传输，因此，能够提高两者之间数据传输的速度。
如图5所示，本发明实施例提供的多余度控制计算机中可以包括三个余度计算机接口单元，其中每两个余度计算机接口单元均通过驱动电路102通信连接。其中，每个驱动电路102均包括发送驱动器201和接收驱动器202，每一个余度计算机接口单元均将第一数据差分信号和第一时钟差分信号发送至其他两个余度计算机接口单元，也可以接收其他两个余度计算机接口单元所发送的第二数据差分信号和第二时钟差分信号。
如图6所示，本发明实施例还提供了一种数据传输方法，应用于图5所示的多余度控制计算机中，该方法可以包括：
S601，多余度控制计算机中的第一余度计算机接口单元将预先生成的第一数据信号转换为第一数据差分信号，将预先生成的第一时钟信号转换为第一时钟差分信号。
S602，第一余度计算机接口单元将第一数据差分信号和第一时钟差分信号发送至多余度控制计算机中的第二余度计算机接口单元和第三余度计算机接口单元中。
S603，多余度控制计算机中的第二余度计算机接口单元和第三余度计算机接口单元接收第一数据差分信号和第一时钟差分信号，将第一时钟差分信号转换为第一时钟信号，将第一数据差分信号转换为第一数据信号。
S604，第二余度计算机接口单元和第三余度计算机接口单元将预先生成的第二数据信号转换为第二数据差分信号，将预先生成的第二时钟信号转换为第二时钟差分信号。
S605，第二余度计算机接口单元和第三余度计算机接口单元将第二数据差分信号和第二时钟差分信号发送至第一余度计算机接口单元中。
S606，第一余度计算机接口单元接收第二数据差分信号和第二时钟差分信号，将第二时钟差分信号转换为第二时钟信号，将第二数据差分信号转换为第二数据信号。
在本发明实施例提供的数据传输方法中，多余度控制计算机中的各个余度计算机接口单元均可以将包括携带有飞行数据和结果数据的第一数据信号转换为第一数据差分信号，以及将预先生成的第一时钟信号转换为第一时钟差分信号，并将第一数据差分信号和第一时钟差分信号发送至其他余度计算机接口单元；同时也可以接收其他余度计算机接口单元发送的第二数据差分信号和第二时钟差分信号。因此，本发明实施例提供的数据传输方法，各余度计算机接口单元之间传输数据的方法均采用SPI同步传输，能够提高数据传输速度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于多余度控制计算机的实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
