一种基于5G网络的mbus采集电路
技术领域
本发明涉及一种基于5G网络的mbus采集电路，尤其涉及一种可以应用于电能表、热量表、流量表、水表、燃气表的数据采集电路，或用于物联网的数据采集、建筑或工业设备的节能和能耗监测的电路。
背景技术
随着经济的发展,人民生活水平的提高对能源的需求越来越大,工业的发展同样需要大量的能源消耗,随之带来了更多的碳排放,造成了生态环境的恶化。为了实现社会发展同时又要降低碳排放，就需要对能源消耗量的管控。对能源的有效的管控的前提就是能准确的能耗计量，本能耗采集电路应用了低功耗的5G技术可以对各种表具数据进行采集。低功耗特性是5G技术应用一项重要指标，特别对于一些不能经常更换电池的设备和场合，如安置于高山荒野偏远地区中，它们不可能像智能手机一天一充电，长达几年的电池使用寿命是最本质的需求。设备续航时间可以从过去的几个月大幅提升到几年。
发明内容
针对以上问题本发明提供一种精度高、数据处理快、功耗低、采用物联网技术、应用广泛的基于5G网络的mbus采集电路。
为解决以上问题，本发明采取的技术方案为：基于5G网络的mbus采集电路包括：
一微处理器(U1)，用于发送和接收数据、和云平台通讯、控制外围设备工作；
一双电源模块(U2)，用于变换得到用于MBUS通讯的电平；
一5G通讯模块(U9)，用于与云平台通讯；
一时钟芯片(U8)，用于提供日期、时间；
一mbus通讯模块(U7)，用于和mbus设备通讯；
一485通讯(U5)，用于和PC通讯；
一数据流量卡模块(U6)，用于管理5G数据卡；
一电池管理模块(U3)，用于管理给锂电池充放电；
一电源模块(U4)，用于电压转换、为上述模块提供所需电压
一电源模块，用于电压转换、为上述模块提供所需电压，微处理器的PA7脚、PA6脚、PA5脚分别接时钟芯片的CE脚、I/O脚、SCK脚，并经上拉电阻接电源；微处理器的USART1_RXD脚、USART1_TXD脚分别接MAX487通讯模块的RO脚、DI脚，PA8脚接MAX487通讯模块的RE脚和DE脚并分别通过上拉电阻接电源；微处理器的LP_RX脚、LP_TX脚和PB8脚接5G通讯模块的TX脚、RX脚中间通过限流电阻连接。微处理器定时通过mbus模块采集外接表具的信息，并且把采集后的数据进行解析处理，之后存储到微处理器的内部。微处理器通过5G模块定时上传到云服务器，或者由云服务器读取数据。系统的功耗低，能做到稳定数据上传。
微处理器的VDD_1、VDD_1、VDD_1、VBAT脚接电源，并经滤波电容后接地，其VSS_1、VSS_1、VSS_1脚接电源地，其OSC_IN脚和OSC_OUT脚之间接高速晶振电路，其OSC32_IN脚和OSC32_OUT脚之间接抵速晶振电路，RST脚连接有一阻容复位电路。
微处理器上还设有对外接口，所述的MAX487通讯模块的VC脚接电源，并接电容后接地，其GND脚接地，其A脚与B脚之间并接电阻，A脚接电阻后接电源，B脚接电阻后接地，A脚通过电阻后与接线座的2号脚相连，B脚通过电阻脚后与接线座的1号脚相连，接线座的1号脚和2号脚之间以及二者对地之间分别有稳压管。PC设备可以通过MAX487通讯模块和微处理器进行通讯，配置采集电路的一些运行参数，监测电路的运行状态等。
电池管理模块包括一个电池充放电管理芯片外接充电座和电池接口，电池管理芯片的VCC管脚和外接充电座的1号管脚通过限流电阻相连接并通过滤波电感接地。电池管理芯片的TEMP1管脚、GND管脚、STDBY管脚直接接地，PROG管脚通过下拉电阻接地。电池管理芯片的BAT管脚和电池插座的1号管脚相连，连接电池的正极，的2号管脚相连电池的负极，1号管脚和2号管脚之间通过滤波电容连接。电池管理芯片CE管脚通过电阻相连接，CE管脚输出电压，给电路中其他模块供电。当有外接直流5V电源接入的时候，可以给电路供电，同事给锂电池充电。当没有外接电源接入时，锂电池直接给整个采集电路供电。电池管理模块实现了对电池的充放电管理，保护电池防止过冲电和过放电对电池的危害。
电源模块的Vin脚连接输出电压并通过滤波电容接地。电源模块的GND脚直接接地。电源模块的Vout管脚输出其他模块的标准电压并通过并联滤波电容接地。由于锂电池或者外接电源的电压高于3.3V，电路中的其他模块的标准供电电压是直流3.3V，所以必须由此电源转换电路进行转换，得到稳定的3.3V直流源。
双电源模块的V+#脚直接接电源，其V+管脚和12/15管脚接电源并接电容后接地，其SS脚接通过电感L2和电源连接并通过二极管和管脚CC-连接，其CC-管脚输出+15V电源并接电容接地，其AGND脚接通过电感L1接地，并通过二极管和管脚CC+连接，其管脚CC+输出电源-15V并接电容接地，其管脚FB+其管脚通过电容接地，其管脚LX+通过电容接地，其管脚GND通过电容接地，其管脚LX-直接接地，其管脚FB-通过电容接地。此电路为mbus采集电路供电，mbus的协议中逻辑1是用大于24V电压表示，逻辑0小于24V电压。所以用双电源模块产生的正负15V作为电源。
时钟芯片的V2脚接电源，并接电容后接地，其V1脚接电源，并接电容后接地，其G脚接电源地，时钟芯片X1脚与X2脚之间接晶振，X1脚接电容后接地，X2脚接电容后接地。通过时钟芯片提供系统数据采集的精确时间。
5G通讯模块的VBAT脚接电源并经并联的滤波电容接地，其GND脚直接接地，其RESET脚接三极管的集电极,三极管的发射极通过电阻接基极，三极管的基极通过电阻连接微处理器的PB9,其管脚RI连接微处理器的PA8、其管脚TXD连接微处理器的LP_RX,其管脚RXD。5G通讯模块通过串口总线和微处理器进行通讯，把云平台的命令转发给微处理器，把微处理器的数据转发给云平台，在空闲的时候主动进入休眠状态，降低功耗，提高电池的使用寿命。
数据流量卡模块VCC管脚连接5G通讯模块的SIM_VCC并且同过滤波电容接地，其GND脚直接接地，其管脚RST连接由电阻和电容组成的阻容复位电路，其管脚CLK通过限流电阻连接5G通讯模块SIM_CLK,其管脚DATA连接5G通讯模块SIM_DATA并通过电容接地通过上拉电阻连接5G通讯模块SIM_VCC。此模块管理接入网路的5G卡片，和5G通讯模块共同完成网络的接入。
微处理器的USART2_TX脚和USART2_RX脚之间为mbus的通讯电路，所述电路包括1个NPN晶体管管3个PNP晶体管和一个LM393放大器,一个NMOS管。晶体管的基极通过电阻和微处理器的USART_TX管脚相连，并通过二极管接地通过上拉电阻连接-15V电源，晶体管的集电极通过电阻和晶体管的发射极相连。晶体管的集电极和NMOS管的栅极相连并通过串联电阻和二极管和+15V电源相连。晶体管的发射极通过电阻和微处理器的USART2_RX相连，其基极通过二极管和其发射极相连通过电阻连接-15V电源和其集电极，其基极和晶体管的集电极相连。晶体管的基极通过电阻和output相连，其发射极通过电阻和NMOS管的源极相连。放大器的VCC管脚和+15V电源相连，并通过滤波电容接地,通过电阻连接管脚IOUT，其GND管脚接地，其IN-管脚通过并联电阻和电容接地通过串联电阻和二极管连接IVOT，其IN+管脚通过电阻连接IVOT。NMOS管通过源极连接电阻并通过电阻连接IVOT，IVOT结点通过电阻接地。接头JMB11管脚通过电容丝连接NMOS管的漏极.接头JMB12管脚通过电容丝连接-15V电源,-15V电源和NMOS管之间并联电阻和稳压管。数据发送的时候，微处理器通USART2_TX脚输出高低电平，通过有晶体管和阻容元件构成的驱动电路，驱动NMOS管输出高低电平变化。高电平时NMOS管导通，其漏极输出+15V的电压，JMB1座的1号管脚，2号管脚之间形成30V的压差代表高电平；低电平时NMOS管关断，其漏极输出0V的电压，JMB1座的1号管脚，2号管脚之间形成15V的压差代表低电平。接收数据的时候NMOS管导通，JMB1座的1号管脚，2号管脚之间维持30V的压差，放大器监测电阻上的电流变化，电流大于5mA代表高电平，小于5mA是代表低电平，通过驱动电路把高低电平的变化通过USART2_RX管脚传递未处理，接收数据。
本发明提供的基于5G网络的mbus采集电路具有以下优点：
(1)mbus的电平范围高，是电压和电流结合的方式，抗干扰能力强，数据通讯稳定。
(2)采用电池供电，去掉了对电源的依赖，更适合无电源的场所。
(3)通过5G物联网技术，成熟可靠，信号强，可使用于地下室等场所。
(4)功耗低，电池生命更长，可实现长时间免维护。
(5)适用表具广泛，可用于电能表、热量表、流量表等还可适配其他数据采集场所。
(6)上位机平台对接灵活，适用不同的通讯协议，可大大减少上位机软件的开发工作量。
附图说明
图1为本发明的系统框图；
图2为本发明微处理器电路原理图；
图3是MAX487通讯模块电路；
图4是电池管理模块的原理图；
图5是电源模块电路原理图；
图6是双电源模块电路原理图；
图7是时钟芯片电路原理图；
图8是5G通讯模块电路原理图；
图9是数据流量卡模块电路原理图；
图10是mbus通讯电路原理图。
具体实施方式
一种基于5G网络的mbus采集电路，如图1所示，包括一微处理器U1及与其连接的MAX487通讯模块U5、5G模块U9、时钟芯片U8、mbus数据采集模块还包括一为上述各模块供电的电源模块，其中微处理器U1用于接收信号、处理数据并控制外围设备工作，mbus数据采集模块用于和外接表具通讯，MAX487通讯模块U5用于与采集器传输数据，射频模块用于与室内控制装置传输信息，时钟芯片U8用于提供日期、时间。
如图2所示，微处理器(4)的VDD_1、VDD_1、VDD_1、VBAT脚接电源V3.3，并经滤波电容后接地，其VSS_1、VSS_1、VSS_1脚接电源地，其OSC_IN脚和OSC_OUT脚之间接高速晶振电路，其OSC32_IN脚和OSC32_OUT脚之间接抵速晶振电路，RST脚连接有一阻容复位电路。
如图3所示，MAX487通讯模块的VC脚接电源V3.3，并接电容C17后接地，其GND脚接地，其A脚与B脚之间并接电阻R17和R18，A脚接电阻R22后接电源V3.3，B脚接电阻R12后接地，A脚通过电阻R20后与接线座P5的2号脚相连，B脚通过电阻R16脚后与接线座P5的1号脚相连，接线座P5的1号脚和2号脚之间以及二者对地之间分别有稳压管D3、D4、D5。
如图4所示，电池管理模块包括一个电池充放电管理芯片U3外接充电座P4和电池接口P3，电池管理芯片U3的VCC管脚和外接充电座P4的1号管脚通过限流电阻R11相连接并通过滤波电感C15接地。电池管理芯片U3的TEMP1管脚、GND管脚、STDBY管脚直接接地，PROG管脚通过下拉电阻R8接地。电池管理芯片U3的BAT管脚和电池插座P3的1号管脚相连，连接电池的正极，P3的2号管脚相连电池的负极，1号管脚和2号管脚之间通过滤波电容连接。电池管理芯片U3CE管脚通过电阻R9相连接，CE管脚输出电压VETX_5V，给电路中其他模块供电。
如图5所示，电源模块U4的Vin脚连接VEXT_5V并通过滤波电容C12接地。电源模块U4的GND脚直接接地。电源模块U4的Vout管脚输出其他模块的标准电压V3.3和VBAT_VCC并通过并联滤波电容C22和C23接地。
如图6所示，双电源模块U2的V+#脚直接接电源V3.3，其V+管脚和12/15管脚接V3.3并接电容C9后接地，其SS脚接通过电感L2和电源V3.3连接并通过二极管D2和管脚CC-连接，其CC-管脚输出+V15电源并接电容CC1接地，其AGND脚接通过电感L1接地，并通锅二极管D1和管脚CC+连接，其管脚CC+输出电源-V15并接电容C1和C2接地，其管脚FB+其管脚通过电容C5接地，其管脚LX+通过电容C6接地，其管脚GND通过电容C7接地，其管脚LX-直接接地，其管脚FB-通过电容C11接地。
如图7所示，时钟芯片U8的V2脚接电源V3.3，并接电容C27后接地，其V1脚接电源V3.3，并接电容C29后接地，其G脚接电源地，时钟芯片X1脚与X2脚之间接晶振Y3，X1脚接电容C28后接地，X2脚接电容C31后接地。
如图8所示，5G通讯模块U9的VBAT脚接电源V3.3并经并联的滤波电容C3和C4接地，其GND脚直接接地，其RESET脚接三极管Q1的集电极,三极管Q1的发射极通过电阻R10接基极，三极管的基极通过电阻R6连接PB8,其管脚USIM_CLK连接SIM_CLK,其管脚USIM_DATA连接SIM_DATA,其管脚USIM_RST连接SIM_RST,其管脚USIM_VCC连接SIM_VCC，其管脚RI通过限流电阻R3连接PB8,其管脚TXD通过限流电阻R5连接LP_RX,其管脚RI通过限流电阻R7连接LP_TX。
如图9所示，数据流量卡模块U6的VCC管脚连接SIM_VCC并且同过滤波电容C19接地，其GND脚直接接地，其管脚RST连接由电阻R19和电容C20组成的阻容复位电路，其管脚CLK通过限流电阻R21连接SIM_CLK,其管脚DATA连接SIM_DATA并通过电容C26接地通过上拉电阻R23连接SIM_VCC。
如图10所示，微处理器U4的USART2_TX脚和USART2_RX脚之间为mbus的通讯电路，晶体管Q6的基极通过电阻R44和USART_TX管脚相连，并通过二极管D13接地通过上拉电阻R42连接-V15，晶体管Q6的集电极通过电阻R41和晶体管Q3的发射极相连。晶体管Q3的集电极和NMOS管的栅极相连并通过串联电阻R35和二极管D10和+V15相连。晶体管Q4的发射极通过电阻R43和USART2_RX相连，其基极通过二极管D11和其发射极相连通过电阻R40连接-V15和其集电极，其基极和晶体管Q5的集电极相连。晶体管Q5的基极通过电阻R43和output相连，其发射极通过电阻R26和NMOS管的源极相连。放大器U7的VCC管脚和+V15相连，并通过滤波电容C32和C33接地,通过电阻R32连接管脚IOUT，其GND管脚接地，其IN-管脚通过并联电阻R31和电容C30接地通过串联电阻R28和二极管D7连接IVOT，其IN+管脚通过电阻R27连接IVOT。NMOS管Q2通过源极连接电阻R26并通过电阻R25连接IVOT，IVOT结点通过电阻R24接地。接头JMB11管脚通过电容丝F1连接NMOS管的漏极.接头JMB1的2管脚通过电容丝F2连接-V15,结点-V15和NMOS管Q2之间并联电阻R29和稳压管D8。
