一种超低功耗CMOS电压基准电路
技术领域
本发明属于电压基准领域，特别涉及一种能够实现超低功耗的CMOS(互补金属氧化物半导体)电压基准电路。
背景技术
电压基准模块在模拟电路和数模混合电路中都是一个重要的基础模块，电压基准需要提供一个不随工艺、电源电压和温度而改变的基准电压。随着高集成度、低功耗的发展，使对电压基准的设计更加严格。在低电压、有限面积下和低能耗条件限制下，电压基准的设计会有更多的难点。因此本发明提出了一种可以实现低功耗的CMOS电压基准电路，该电路可以运用到能量收集等低电压电路中。
现在主要的电压基准可以分为带隙基准电压和CMOS基准电压。由于带隙基准电压中需要使用到BJT(双极型晶体管)器件，受到BJT器件本身特性的影响，带隙基准电路很难工作在低电压的情况下。因此工作在低电压的电压基准电路一般是采用CMOS结构。最传统的ΔVTH(阈值差)型CMOS电压基准是同一支路两个不同阈值MOS管串联构成，即2T型，其主要思想是通过流过一个高阈值NMOS(N型金属氧化物半导体)和一个标准阈值NMOS的电流相等，从而得到基准电压的表达式，基准电压的表达式中包含了由于两个不同类型的管子的阈值电压差值所构成的正温度系数项以及通过调整管子尺寸所构成的负温度项，通过调整管子尺寸得到一个零温度系数的基准电压。由于该结构只能通过对调整尺寸补偿阈值所带来的温度系数，因此无法处理其中的高阶项，因此输出电压的温度特性也较差。所以本发明提出了一种近似温度无关且低功耗的CMOS电压基准，设计的主要思想是通过PMOS电流镜复制电流使得两条支路的不同阈值管的阈值电压可以相减，并且再引入一个正温度系数电压VPTAT进一步补偿抵消温度系数，从而实现较好的温度特性。此外，设计电路中关键管的宽长比小于1,可以极大地减小静态电流，从而降低电路功耗。补偿电容Cc和输出电容Co可以改善输出电压的PSRR(电源纹波抑制比)特性。
发明内容
技术问题：本发明的目的是提出一种能够实现超低功耗的CMOS电压基准电路，该电路作为模拟电路的基本单元，可实现具有更低的静态功耗的电压基准。
技术方案：为解决上述技术问题，本发明的一种超低功耗CMOS电压基准电路采用如下技术方案：
该基准电路包括正温度系数电压VPTAT产生部分、差分运放和PMOS电流镜；第一晶体管-第四晶体管为正温度系数电压VPTAT产生部分，第九晶体管-第十四晶体管构成运算放大器，第五晶体管和第六晶体管为PMOS电流镜，第七晶体管为正常阈值NMOS管，第八晶体管为高阈值NMOS管；
正温度系数电压VPTAT通过差分运放电压钳位和PMOS电流镜电流复制，在第八晶体管的漏端输出；电流复制的过程中产生的第七晶体管和第八晶体管的阈值差ΔVTH，并且引入正温度系数电压VPTAT进行较精密的温度系数补偿，同时输出电容Co和补偿电容Cc用于改善电源纹波抑制比PSRR；输入信号VDD，电路整体输出信号Vref。
第五晶体管、第六晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管为PMOS管，其余均为NMOS管。
所述的第二晶体管-第四晶体管尺寸相同且并联，漏极接供电电压，其栅极和源极与第一晶体管漏极串联，然后第一晶体管的源极接地。
所述的第一晶体管的漏极接负极性输入端VN，第七晶体管的漏极接正极性输入端VP。
所述的差分运放中，第九晶体管、第十一晶体管、第十三晶体管支路和第十晶体管、第十二晶体管、第十四晶体管支路完全对称，但第十一晶体管和第十三晶体管的栅极接自身的漏极以实现偏置，构成堆叠式的差分运放。
所述的差分运放的输出信号为C：电路整体输出信号为Vref；补偿电容Cc接在电源和第五晶体管栅极之间，差分运放的输出C也接第五晶体管栅极，然后第五晶体管的源极和漏极分别接电源和第七晶体管漏极，第七晶体管源极接地且栅极接自身漏极。
所述的第六晶体管与第五晶体管栅极相接，第六晶体管的源极和漏极分别接电源和第八晶体管的漏极；第八晶体管的栅极接自身漏极且源极接地，输出电容Co接在第八晶体管漏极和地之间。
有益效果：与现有的技术相比，本发明具有以下优点：
本发明提出的低功耗CMOS电压基准电路在2T型ΔVTH的CMOS电压基准的思想上做了结构改变，由串联实现变为并联，可以实现更低温度系数的电压基准同时极大降低功耗，同时结构简单、运用较少的MOS管又可以减小芯片面积从而节约电路成本。本发明虽然运用了差分运放，但相比同类结构的电压基准电路，采用单级差分运放不仅减小了版图面积，也降低了电路功耗，同时也能在低输入电压下工作。
附图说明
图1为本发明的电路拓扑图；
图2为采用本发明实现的CMOS电压基准在不同工艺角下的线性灵敏度特性曲线；
图3为采用本发明实现的CMOS电压基准在不同工艺角下的PSRR特性曲线。
图4采用本发明实现的CMOS电压基准在不同工艺角下的温度特性曲线。
图中有：第一晶体管M1-第十四晶体管M14，补偿电容Cc和输出电容Co，输入信号VDD，输出信号Vref，差分运放的正极性输入端VP，差分运放的负极性输入端VN，差分运放的输出端C。
具体实施方式
下面结合附图对本发明做进一步说明。
如图1所示，本发明的一种超低功耗CMOS电压基准电路，包括输入信号VDD和输出信号Vref。正温度系数电压VPTAT通过差分运放电压钳位和电流镜电流复制，在输出端对此过程产生的ΔVTH进行温度系数补偿，补偿电容Cc和输出电容Co用于改善输出电压的PSRR特性。
第五晶体管M5、第六晶体管M6、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14为PMOS管，其余均为NMOS管。正温度系数电压VPTAT由第一晶体管M1-第十四晶体管M4产生，差分运放由第九晶体管M9-第十四晶体管M14构成，第五晶体管M5和第六晶体管M6为PMOS电流镜，第八晶体管M8为高阈值NMOS管。第二晶体管M2-第四晶体管M4尺寸相同且并联，漏极接供电电压，其栅极和源极与第一晶体管M1漏极串联，然后第一晶体管M1的源极接地；差分运放的正极性输入端VP，差分运放的负极性输入端VN，且第一晶体管M1和第七晶体管M7的漏极分别接差分运放的VN和VP端，第九晶体管M9、第十一晶体管M11、第十三晶体管M13支路和第十晶体管M10、第十二晶体管M12、第十四晶体管M14之路完全对称，但第十一晶体管M11和第十三晶体管M13的栅极接自身的漏极以实现偏置，构成堆叠式的差分运放，该差分运放的输出端C；补偿电容Cc接在电源和第五晶体管M5栅极之间，该差分运放的输出端C也接第五晶体管M5栅极，然后第五晶体管M5的源极和漏极分别接电源和第七晶体管M7漏极，第七晶体管M7源极接地且栅极接自身漏极；第六晶体管M6与第五晶体管M5栅极相接，第六晶体管M6的源极和漏极分别接电源和第八晶体管M8的漏极；第八晶体管M8的栅极接自身漏极且源极接地，输出电容Co接在第八晶体管M8漏极和地之间。
本发明所提出的低功耗CMOS电压基准电路可以有效的降低电压基准电路的功率和温度系数，从而满足了现在集成电路对于低功耗和输出稳定的需求，降低了大输入电压的要求，同时还减小了版图面积，节约了成本。所提出的电路结构可以运用于能量收集等低电源电压运用中。下面结合具体的电路和仿真结果对其工作原理进行详细说明。
如图1所示，本发明主要包括差分运放、正温度系数电压VPTAT产生电路和PMOS电流镜电路，并且所有的管子都工作在亚阈值区。由于流经第一晶体管M1和第二晶体管M2-第四晶体管M4的电流是相等的，其中亚阈值区的电流公式如公式1所示。
其中K＝W/L表示晶体管的宽长比，μ表示晶体管的迁移率，COX表示每单位面积的氧化物电容，m表示亚阈值斜率因子，VT＝kT/q表示热电压，其中k、T和q分别是玻尔兹曼常数、绝对温度和基本电荷量。VGS和VTH分别是晶体管的栅极-源极电压和阈值电压。
第一晶体管M1和第二晶体管M2-第四晶体管M4的电流相等可以表示为公式2。
第二晶体管M2-第四晶体管M4的参数相同，其中K1、K2分别表示第一晶体管M1、第二晶体管M2的宽长比，μ1、μ2分别表示第一晶体管M1、第二晶体管M2的迁移率，COX1、COX2分别表示第一晶体管M1、第二晶体管M2每单位面积的氧化物电容，m1、m2分别表示第一晶体管M1、第二晶体管M2的亚阈值斜率因子，VTH1、VTH2分别表示第一晶体管M1、第二晶体管M2的阈值电压，VPTAT是产生的正温度系数电压。
通过对公式2的化简可以得到VPTAT的表达式如公式3所示。
其中假设COX1＝COX2，m1＝m2，μ1＝μ2，VTH1＝VTH2。K1、K2分别是第一晶体管M1和第二晶体管M2的宽长比，VPTAT的第一项与温度成正相关，通过调整K1和K2的值可以温度温度系数为一定值，且为正温度系数。然后由于差分运放的钳位作用，VN与VP的电压值相同，所以流过第七晶体管M7的电流表达式如公式4所示。
由于电流镜第五晶体管M5和第六晶体管M6的1:1电流复制作用，流过第八晶体管M8和第七晶体管M7的电流相等，所以流过第八晶体管M8的电流表达式如公式5所示。
其中Vref为输出电压。因为I7与I8理论上数值相等，通过对公式5的化简可以得到Vref的表达式如公式6所示。
其中K7'＝K7μ7COX7(m7-1)，K8'＝K8μ8COX8(m8-1)，通过固定K1和K2，调节K7和K8可以补偿VTH8和VTH7相减带来的一次和二次温度系数，最终输出电压温度系数为三次极小项，从而实现较好的温度特性，即可认为基准电压与温度无关。相比于传统的2管串联式ΔVTH基准电压产生电路，本发明通过引入正温度系数电压VPTAT可以调整更多温度系数相关量，进而更好的补偿一次和二次温度系数，实现低温度系数。此外，设计第一晶体管M1、第七晶体管M7和第八晶体管M8管的宽长比小于1，可以减小静态电流从而极大降低功耗。
由于所以的晶体管都工作在亚阈值区，所以本发明可以工作在低至687mV的电源电压下。
图2为采用本发明实现的CMOS电压基准的线性灵敏度特性曲线，从图中可以明显的看出所提出的电压基准具有较差的线性灵敏度，室温下在TT工艺角下的线性灵敏度为0.1％/V，主要是由于第一晶体管M1、第七晶体管M7和第八晶体管M8管的宽长比小于1，所以直流下呈现大阻抗特点，电源的变化会有较大部分反映在输出电压，故线性灵敏度不够好。
图3为采用本发明实现的CMOS电压基准的PSRR特性曲线，在频率为10Hz处的电源抑制比约为44.96dB,在频率为1kHz处的电源抑制比为31.79dB,在频率为1MHz处的电源抑制比为32dB。仿真结果表明，该CMOS电压基准具有较差的电源抑制比，同样是由于上述关键管的尺寸和工作状态，输出电压的零点非常小，这导致低频PSRR特性较差；并且高频情况下电源的波动较大部分体现在输出端，并不能有效的抑制电源电压对输出电压的影响，为减弱该影响，在输出端并联输出电容Co起到抑制作用。
图4采用本发明实现的CMOS电压基准的温度特性曲线，可见输出基准的温度系数主要呈现三次项，TT工艺角下平均温漂系数6.86ppm/℃，相比于传统的2T式ΔVTH型基准电路，温度特性更好，满足所需要的零温度系数参考电压。
此外，本发明最大特点是采用倒管设计，并且除M5、M6做电流镜外，所有MOS管工作在深度亚阈值区，因此静态电流很小。经仿真测试得，在687mV供电电压下工作，TT、FF、FS、SF、SS工艺角下对应功耗分别为0.182nW、0.356nW、0.305nW、0.124nW、0.089nW，显然比同类采用运放结构的基准电路功耗更低，更符合当下主流IC设计理念。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
