一种基于FPGA_LVDS总线控制继电器的电路结构
技术领域
本实用新型涉及电力系统及电力设备技术领域，具体为一种基于FPGA_LVDS总线控制继电器的电路结构。
背景技术
继电器在电力设备中无处不在，主要用于告警、跳闸等功能。常规的控制方法是由单片机(CPU)的I/O口驱动，当所需的继电器数量较少、结构简单时是可行的。
当设备需要大量的告警、跳闸输出信号时结构也变的复杂，如果再用单片机的I/O口驱动就会造成以下几个问题：1、单片机I/O的数量不满足，2、结构变得复杂，3、分体控制(扩展板卡结构)时无法满足电磁干扰的要求。
尤其是分体控制时信号线多(LLT电平信号线)、信号线跨度长、转换电路复杂，使其无法满足电磁干扰的要求，造成继电器拒动或误动。为了解决分体控制继电器的缺点，就要把常规信号线(LLT电平信号线)换成差分总线(正、负两根线)，差分总线的传输速率快、抗干扰能力强，但是由单片机实现多路差分总线非常困难，且结构复杂、成本高、扩展能力差。
如果用FPGA(现场可编程门阵列)的LVDS(低电压差分总线)总线就非常方便，FPGA属于，可根据需要通过描述语言将它的I/O口配置成LVDS总线，不需要扩展任何器件，克服了分体控制(扩展板卡结构)的缺点。
实用新型内容
本实用新型的目的在于提供一种基于FPGA_LVDS总线控制继电器的电路结构，采用可编程硬件逻辑器件FPGA，根据需要通过描述语言将它的I/O口配置成LVDS总线，不需要扩展任何器件，克服了分体控制扩展板卡结构的缺点，具有控制线少、抗干扰能力强、扩展灵活等优点。
为实现上述目的，本实用新型提供如下技术方案：一种基于FPGA_LVDS总线控制继电器的电路结构，包括FPGA控制板和扩展的继电器板，所述FPGA控制板上配置出多路LVDS发送总线，每路LVDS发送总线控制一块扩展的继电器板；所述的扩展的继电器板上根据需求设定有多个继电器，多个继电器之间并联在单片机上；所述的单片机的引脚端分别连接485接口通讯芯片，并通过485接口通讯芯片与FPGA控制板上的LVDS发送总线对接。
优选的，所述FPGA控制板上还配置出1路LVDS_RESET复位发送总线,LVDS_RESET复位发送总线发送低电平脉冲复位信号连接到所有扩展的继电器板上的485接口通讯芯片的接收端。
优选的，每块所述的扩展的继电器板上设有两路LVDS总线接收端，分别由两个485接口通讯芯片对接，其一个485接口通讯芯片接收LVDS_RESET复位发送总线发送的复位信号，另一个485接口通讯芯片接收LVDS发送总线发送的控制字。
优选的，所述单片机的型号为STM32F103。
优选的，所述FPGA控制板的型号为XILINX-XC6SLX9。
与现有技术相比，本实用新型的有益效果如下：
本基于FPGA_LVDS总线控制继电器的电路结构，在FPGA控制板收到继电器控制信号后，通过LVDS发送总线将控制信号发送给相应扩展的继电器板，扩展的继电器板根据收到的控制信号进行继电器的关断，每次上电时通过一路总的LVDS_RESET复位发送总线对所有扩展的继电器板进行初始化，其根据需要通过描述语言将FPGA控制板的I/O口配置成多路LVDS发送总线，不需要扩展任何器件，克服了分体控制扩展板卡结构的缺点，具有控制线少、抗干扰能力强、扩展灵活等优点。
附图说明
图1为本实用新型的电路原理图。
图中：1、FPGA控制板；101、LVDS发送总线；102、LVDS_RESET复位发送总线；2、扩展的继电器板；201、继电器；202、单片机；203、485接口通讯芯片。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1，一种基于FPGA_LVDS总线控制继电器的电路结构，包括FPGA控制板1和扩展的继电器板2，FPGA控制板1上配置出多路LVDS发送总线101(每路正、负两根线)，每路LVDS发送总线101控制一块扩展的继电器板2；扩展的继电器板2上根据需求设定有多个继电器201，多个继电器201之间并联在单片机202上；单片机202的引脚端分别连接485接口通讯芯片203，并通过485接口通讯芯片203与FPGA控制板1上的LVDS发送总线101对接。
在上述实施例中，FPGA控制板1的型号为XILINX-XC6SLX9，通过硬件描述语言将FPGA控制板1配置出一路LVDS_RESET复位发送总线102,LVDS_RESET复位发送总线102发送低电平脉冲复位信号连接到所有扩展的继电器板2上的485接口通讯芯片203的接收端用于复位继电器201；再配置出若干路LVDS发送总线101(LVDS_1…LVDS_N)，LVDS发送总线101发送串行控制字，发送速率可调(9600pbs～1Mpbs)。
在上述实施例中，每块扩展的继电器板2上设有两路LVDS总线接收端，分别由两个485接口通讯芯片203对接，其一个485接口通讯芯片203接收LVDS_RESET复位发送总线102发送的复位信号，另一个485接口通讯芯片203接收LVDS发送总线101发送的控制字，控制字被单片机202接收后按位解析，每位对应一个继电器201的控制状态，单片机202根据控制字状态对继电器201进行控制(0：继电器201断开，1：继电器201吸合)。
工作原理：本基于FPGA_LVDS总线控制继电器的电路结构，通电后FPGA控制板1通过LVDS_RESET复位发送总线102发送复位脉冲，所有扩展的继电器板2接收到复位信号后复位；上位机想要控制某个继电器201就发送控制信号给FPGA控制板1，FPGA控制板1把控制信号转化为控制字通过对应的LVDS发送总线101串行发送给相应扩展的继电器板2，控制字被扩展的继电器板2上的单片机202接收后按位解析，每位对应一个继电器201的控制状态，单片机202根据控制字状态对继电器201进行控制，其中0：继电器201断开，1：继电器201吸合。
综上所述：本基于FPGA_LVDS总线控制继电器的电路结构，在FPGA控制板1收到继电器201控制信号后，通过LVDS发送总线101将控制信号发送给相应扩展的继电器板2，扩展的继电器板2根据收到的控制信号进行继电器201的关断，每次上电时通过一路总的LVDS_RESET复位发送总线102对所有扩展的继电器板2进行初始化，其根据需要通过描述语言将FPGA控制板1的I/O口配置成多路LVDS发送总线101，不需要扩展任何器件，克服了分体控制扩展板卡结构的缺点，具有控制线少、抗干扰能力强、扩展灵活等优点。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
