一种用于集成电路熔丝修调检测的电路
技术领域
本发明涉及一种降低熔丝检测影响的熔丝修调电路，属于集成电路技术领域。
背景技术
对于高精度的集成电路（芯片）设计，在芯片制作完成后需要进行熔丝修调。修调时需要通过预留芯片的测试点，外加激励信号，根据反馈的结果进行修调。但是修调完成后检测点电路的寄生会对芯片内部产生影响。对于高性能和高灵敏度的电路，熔丝结构中的测试结构会影响其性能。
发明内容
本发明要解决技术问题是：克服上述技术的缺点，提供一种能够降低对集成电路（芯片）影响的熔丝修调检测电路。
为了解决上述技术问题，本发明提出的技术方案是：一种用于集成电路熔丝修调检测的电路，包括：第一二极管、第二二极管和熔丝；所述第一二极管的正极连接所述熔丝的一端，所述第一二极管的负极连接所述第二二极管的负极；所述第二二极管的正极连接所述熔丝的另一端；所述第一二极管的正极还连接第二电阻的一端；所述第二二极管的正极还连接第一电阻的一端；所述第一电阻的另一端连接所述第二电阻的另一端；所述第一电阻的另一端还连接第三电阻和第四电阻的一端；所述第三电阻和第四电阻的另一端相互连接后与第五电阻的一端连接；所述第五电阻的另一端连接第七电阻的一端，所述第一二极管的负极还连接第八电阻的一端，所述第八电阻的另一端连接所述第七电阻的另一端；所述第五电阻的另一端还连接第六电阻的一端；所述第六电阻的另一端连接第九电阻的一端，所述第九电阻的另一端连接第二二极管的正极；所述第一二极管的正极引出作为熔丝修调的测试点；所述第二二极管的正极与所述第九电阻的一端均引出作为连接端口。
上述方案进一步的改进在于：所述第六电阻由若干个电阻串联而成。
上述方案进一步的改进在于：所述第六电阻由3个电阻串联而成。
上述方案进一步的改进在于：所述第七电阻由若干个电阻串联而成。
上述方案进一步的改进在于：所述第七电阻由3个电阻串联而成。
本发明提供的用于集成电路熔丝修调检测的电路，完成修调后可以将熔丝结构熔断，熔断后测试点与内部电路的连接断开，其他连接均用电阻或者二极管隔离，而且熔丝熔断前后整体阻值基本保持基本不变，从而降低对集成电路的影响。
附图说明
下面结合附图对本发明作进一步说明。
图1是本发明一个优选的实施例电路结构示意图。
具体实施方式
实施例
本实施例的用于集成电路熔丝修调检测的电路，如图1所示，包括：第一二极管D1、第二二极管D2和熔丝FUSE；第一二极管D1的正极连接熔丝FUSE的一端，第一二极管D1的负极连接第二二极管D2的负极；第二二极管D2的正极连接熔丝FUSE的另一端；第一二极管D1的正极还连接第二电阻R2的一端；第二二极管D2的正极还连接第一电阻的一端；第一电阻的另一端连接第二电阻R2的另一端；第一电阻的另一端还连接第三电阻R3和第四电阻R4的一端；第三电阻R3和第四电阻R4的另一端相互连接后与第五电阻R5的一端连接；第五电阻R5的另一端连接第七电阻的一端，第一二极管D1的负极还连接第八电阻R8的一端，第八电阻R8的另一端连接第七电阻的另一端；第五电阻R5的另一端还连接第六电阻的一端；第六电阻的另一端连接第九电阻R9的一端，第九电阻R9的另一端连接第二二极管D2的正极；第一二极管D1的正极引出作为熔丝修调的测试点DNC1；第二二极管D2的正极与第九电阻R9的一端均引出作为连接端口。
如图1，第六电阻由电阻R61,电阻R62和电阻R63串联而成。第七电阻由电阻R71,电阻R72和电阻R73串联而成。
DNC1是用于熔丝修调的测试点，完成修调后可以将熔丝FUSE熔断，熔断后测试点与内部电路的PLUS连接断开，其他连接均用电阻或者二极管隔离，而且熔丝熔断前后整体阻值基本保持不变。
假设图1中每个电阻的阻值为1，那么熔丝熔断前电阻网络阻值：1//（3+4/3）=13/16=0.8125。而熔丝熔断后电阻网络阻值：1//（3+20/13）=59/72=0.8194。保持基本不变，从而降低熔丝修调功能的添加对集成电路造成的影响。
本发明不局限于上述实施例。凡采用等同替换形成的技术方案，均落在本发明要求的保护范围。
