像素电路、显示面板和显示设备
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路、显示面板和显示设备。
背景技术
目前在OLED显示装置的像素电路中设置的复位时序，通过复位TFT能够使得像素OLED(即发光元件)的电极复位，降低像素OLED正向结电压，消除相关电容中的电荷，可有效防止噪声电流，如OLED结电容以及发光元件阳极节点寄生电容中残余电荷等经像素OLED泄放造成非受控发光。这一机制在AMOLED像素电路中得到了广泛的应用。
但是，上述复位机制存在负作用，当像素电路信号刷新阶段结束，发光时序控制驱动TFT开启并输出电流，此处，TFT为晶体管缩写，电流驱动像素OLED发光时，由于阳极电路节点相关电容的影响，使得OLED发光延迟，造成发光延迟的原因为：由于像素电路初始化复位电压通常过低，导致阳极节点电容C1在复位后电容内电荷基本被释放，OLED两极间电压接近或等于0V，当像素电路行刷新阶段结束开启驱动像素OLED发光时，驱动电流首先要对阳极节点电容C1充电，直至阳极电位上升、OLED结电压达到起亮电压以上，OLED才逐步发光，其中，阳极节点电容C1充电需要一定时间，在对阳极节点电容C1进行充电，使得OLED发光元件结电压上升至起亮电压所需时间即为发光延迟时间，尤其对于电流驱动方式像素电路的低灰阶小电流的驱动情况，这一延迟会造成可察觉的影响。因此如何避免发光延迟是本领域技术人员亟需解决的技术问题。
发明内容
本申请实施例的目的是提供一种像素电路、显示面板和显示设备，解决发光延迟的问题。
为解决上述技术问题，本申请实施例提供如下技术方案：
本申请第一方面提供一种像素电路图，该像素电路图包括：多个阵列排布的子像素电路，其中，所述子像素电路包括：初始化复位电压端，用于输入初始电压；数据电压输入端，用于输入数据电压；基准电压输入端，用于输入基准电压；驱动发光电压输入端，用于输入驱动发光电压；复位时序信号端，用于输入复位时序；补偿和刷新时序信号端，用于输入补偿和刷新时序；驱动发光时序信号端，用于输入驱动发光时序；
复位单元，连接于驱动节点、所述初始化复位电压端和所述复位时序信号端，所述复位单元配置为：在复位阶段，响应于所述复位时序使所述初始化复位电压端连接于所述驱动节点，对所述驱动节点复位；
数据刷新单元，连接于所述驱动节点、所述补偿和刷新时序信号端、所述基准电压输入端和所述数据电压输入端，所述数据刷新单元配置为：在补偿数据刷新阶段，响应于所述补偿和刷新时序，写入所述数据电压并存储；在驱动发光阶段，响应于所述驱动发光时序，根据所述数据电压和所述基准电压控制所述驱动节点的电压降低至第一电压；
驱动单元，连接于所述驱动节点、所述驱动发光电压输入端和所述数据刷新单元，所述驱动单元配置为：在复位阶段，响应于所述驱动节点的复位电压并导通；在补偿数据刷新阶段，维持导通状态，使所述驱动发光电压输入端通过所述驱动单元和所述数据刷新单元对所述驱动节点充电，直至所述驱动节点的电压上升至第二电压，使所述驱动单元关闭；在驱动发光阶段，响应于所述第一电压导通；
发光控制单元，连接于所述驱动单元、发光元件的阳极节点和所述驱动发光时序信号端，所述发光控制单元配置为：在驱动发光阶段，响应于所述驱动发光时序并导通，使所述驱动发光电压通过所述驱动单元和所述发光控制单元写入阳极节点，控制所述发光元件发光；
电位补偿单元，至少连接于所述初始化复位电压端和所述复位时序信号端，所述电位补偿单元配置为：在复位阶段和/或补偿数据刷新阶段，根据所述初始电压和所述复位时序，控制所述发光元件结电压处于预设电压范围，其中，所述预设电压范围大于零，小于所述发光元件的起亮电压。
在本申请第一方面的一些变更实施方式中，
所述电位补偿单元包括：复位晶体管和补偿电容；
其中，所述复位晶体管的栅极电连接于所述复位时序信号端，第一电极电连接于所述初始化复位电压端，第二电极电连接于所述阳极节点；
所述补偿电容的第一电极板电连接于所述复位时序信号端，第二电极板电连接于所述阳极节点。
具体地，所述电位补偿单元还电连接于所述信号电路中的预设时序信号端，所述预设信号时序信号端用于输入预设时序，所述电位补偿单元用于根据所述预设时序、所述初始电压以及所述复位时序使所述发光元件结电压处于所述预设电压范围。
具体地，所述预设时序信号端为所述补偿和刷新时序信号端，所述预设时序为所述补偿和刷新时序；
所述电位补偿单元包括：复位晶体管、补偿晶体管和补偿电容，
其中，所述复位晶体管的栅极电连接于所述复位时序信号端，第一电极电连接于所述初始化复位电压端，第二电极电连接于所述补偿晶体管的第一电极以及所述补偿电容的第一电极板；
所述补偿晶体管的栅极电连接于所述补偿和刷新时序信号端，第二电极电连接于所述阳极节点；
所述补偿电容的第二电极板电连接于所述初始化复位电压端。
具体地，所述预设时序信号端为所述驱动发光时序信号端，所述预设时序为所述驱动发光时序；
所述电位补偿单元包括：复位晶体管、补偿晶体管和补偿电容，
其中，所述复位晶体管的栅极电连接于所述复位时序信号端，第一电极电连接于初始化复位电压端，第二电极分别电连接于所述补偿晶体管的第一电极以及所述补偿电容的第一电极板；
所述补偿晶体管的栅极电连接于所述驱动发光时序信号端，第二电极电连接于所述阳极节点；
所述补偿电容的第二电极板电连接于所述阳极节点。
具体地，所述驱动单元包括：第三晶体管；
所述发光控制单元包括：第八晶体管；
其中，所述第三晶体管的栅极电连接于所述驱动节点，所述第一电极电连接于所述驱动发光电压输入端，第二电极连接于所述第三晶体管的第一电极；
所述底板晶体管的栅极连接于所述驱动发光时序信号端，所述第二电极连接于所述阳极节点。
具体地，所述数据刷新单元包括：
储能元件，所述储能元件的第二电极板连接于所述驱动节点；
第一晶体管，所述第一晶体管的栅极电连接于所述补偿和刷新时序信号端，第一电极电连接于所述数据电压输入端，第二电极电连接于所述储能元件的第一电极板；
第二晶体管，所述第二晶体管的栅极电连接于所述补偿和刷新时序信号端，第一电极连接于所述第三晶体管的第二电极，第二电极连接于所述驱动节点；
第六晶体管，所述第六晶体管的栅极电连接于所述驱动发光时序信号端，所述第一电极电连接于基准电压输入端，第二电极电连接于所述储能元件的第一电极板。
具体地，所述复位单元包括：
第五晶体管，所述第五晶体管的栅极电连接于所述复位时序信号端，第一电极电连接于所述基准电压输入端，第二电极电连接于所述储能元件的第一电极板；
第四晶体管，所述第四晶体管的栅极电连接于所述复位时序信号端，第一电极电连接于初始化复位电压端，第二电极电连接于所述驱动节点。
具体地，多个子像素电路以联级方式电连接，本级所述子像素电路的所述复位时序信号端为上级所述子像素电路的补偿和刷新时序信号端。
本申请第二方面提供一种显示面板，包括以上任一项所述的像素电路。
本申请第三方面提供一种显示设备，包括以上任一项所述的显示面板。
相较于现有技术，本申请第一方面提供的像素电路，通过控制发光元件结电压在复位阶段和/或补偿数据刷新阶段保持在预设电压范围内，可以使得阳极节点电容中保留部分电荷量，当驱动发光元件发光时，驱动电流进入到阳极节点电容，与阳极节点电容中的原有电荷共同作用，在短时间内使得发光元件结电压上升至起亮电压，使得发光元件在较短的时间内发光，进而避免出现发光延迟的现象，同时预设电压范围小于发光元件的起亮电压，因此不会使得发光元件非受控发光。
本申请第二方面所提供的显示面板，具有与上述像素电路相同的技术效果，在此不进行赘述。
本申请第三方面所提供的显示设备，具有与上述显示面板相同的技术效果，在此不进行赘述。
附图说明
通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，相同或对应的标号表示相同或对应的部分，其中：
图1示意性地示出了本申请实施例所提供的像素电路的一种结构示意图；
图2示意性地示出了本申请实施例所提供的像素电路的另一结构示意图；
图3示意性地示出了本申请实施例所提供的像素电路的又一结构示意图；
图4示意性地示出了本申请实施例所提供的像素电路的时序示意图；
图5示意性地示出了本申请实施例所提供的像素电路的再一结构示意图；
图6示意性地示出了本申请实施例所提供的像素电路的另一结构示意图；
附图标号说明：
电位补偿单元1，发光元件2，复位单元3，数据刷新单元4，驱动单元5，发光控制单元6。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
本申请第一方面实施例提供一种像素电路，如图1至图6所示，该像素电路包括：包括：多个阵列排布的子像素电路，其中，所述子像素电路包括：初始化复位电压端Vint，用于输入初始电压；数据电压输入端Vdt，用于输入数据电压；基准电压输入端Vref，用于输入基准电压；驱动发光电压输入端，用于输入驱动发光电压；复位时序信号端Rn，用于输入复位时序；补偿和刷新时序信号端AZn，用于输入补偿和刷新时序；驱动发光时序信号端EMn，用于输入驱动发光时序；复位单元3，连接于驱动节点N1、所述初始化复位电压端Vint和所述复位时序信号端Rn，所述复位单元3配置为：在复位阶段，响应于所述复位时序使所述初始化复位电压端Vint连接于所述驱动节点N1，对所述驱动节点N1复位；数据刷新单元4，连接于所述驱动节点N1、所述补偿和刷新时序信号端AZn、所述基准电压输入端Vref和所述数据电压输入端Vdt，所述数据刷新单元4配置为：在补偿数据刷新阶段，响应于所述补偿和刷新时序，写入所述数据电压并存储；在驱动发光阶段，响应于所述驱动发光时序，根据所述数据电压和所述基准电压控制所述驱动节点N1的电压降低至第一电压；驱动单元5，连接于所述驱动节点N1、所述驱动发光电压输入端和所述数据刷新单元4，所述驱动单元5配置为：在复位阶段，响应于所述驱动节点N1的复位电压并导通；在补偿数据刷新阶段，维持导通状态，使所述驱动发光电压输入端通过所述驱动单元5和所述数据刷新单元4对所述驱动节点N1充电，直至所述驱动节点N1的电压上升至第二电压，使所述驱动单元5关闭；在驱动发光阶段，响应于所述第一电压导通；发光控制单元6，连接于所述驱动单元5、发光元件2的阳极节点NAND和所述驱动发光时序信号端EMn，所述发光控制单元6配置为：在驱动发光阶段，响应于所述驱动发光时序并导通，使所述驱动发光电压通过所述驱动单元5和所述发光控制单元6写入阳极节点NAND，控制所述发光元件2发光；电位补偿单元1，至少连接于所述初始化复位电压端Vint和所述复位时序信号端Rn，所述电位补偿单元1配置为：在复位阶段和/或补偿数据刷新阶段，根据所述初始电压和所述复位时序，控制所述发光元件2结电压处于预设电压范围，其中，所述预设电压范围大于零，小于所述发光元件2的起亮电压。
其中，像素电路中包括多个以联级方式相连接且阵列设置的子像素电路，每个子像素电路对应于一个子像素的发光元件2，子像素电路用于驱动发光元件2发光，阳极节点NAND连接于发光元件2的阳极。发光元件2的阳极可以依次通过发光控制单元6和驱动单元5连接于驱动发光电压输入端，驱动发光电压端可以为高电压信号端VDD，而阴极连接低电压信号端VSS。其中，在显示面板的制作过程中，无可避免的形成了连接于阳极节点NAND的OLED结电容以及电路阳极节点寄生电容，以OLED结电容为例，在形成OLED器件即发光元件2时，其包括一层阳极、一层阴极以及位于阳极和阴极之间的发光层，阳极与阴极形成的电容也就是OLED结电容。为方便描述，在下文中，将结电容以及电路阳极节点寄生电容统称为阳极节点电容C1，如图1至图3所示，电容C1为阳极节点电容。
其中，发光元件2的一个发光周期内包括：复位阶段、补偿数据刷新阶段和驱动发光阶段，子像素电路驱动发光元件2发光的具体过程为：在复位阶段，复位时序信号端Rn向子像素电路输入有效信号，复位单元3对驱动节点N1复位，复位后的驱动节点N1具有初始电压，即驱动节点N1的复位电压等于初始电压。驱动节点N1复位后，驱动节点N1的复位电压能够控制驱动单元5导通；在补偿数据刷新阶段，补偿和刷新时序信号端AZn输入有效信号，此时，数据电压能够写入数据刷新单元4，并被数据刷新单元4存储，同时，驱动单元5通过数据刷新单元4部分电路连接于驱动节点N1，进而能够使得驱动发光电压通过驱动单元5和数据刷新单元4写入到驱动节点N1，对驱动节点N1充电，进而使得驱动节点N1的电压逐渐升高，当驱动节点N1的电压上升至第二电压，驱动单元5响应于第二电压关闭，以此驱动发光电压输入端不再对驱动节点N1充电。在驱动发光阶段，驱动发光时序信号端EMn输入有效信号，即此时的驱动发光时序为有效信号，数据刷新单元4能够响应于驱动发光时序写入基准电压，其中，基准电压为负值，因此存储在数据刷新单元4中的电压值会降低，进而带动驱动节点N1的电压降低至第一电压，其中，第一电压可以使得驱动单元5再次处于导通状态，同时，发光控制单元6导通，进而驱动发光电压输入端能够依次通过驱动单元5和发光控制单元6联通至阳极节点，使得阳极节点NAND的电压升高，从而使得发光元件2发光。
其中，在现有技术中，在复位阶段，需要复位单元3对阳极节点NAND复位，以此可以消除阳极节点电容C1中的电荷，有效防止噪声电流，如果阳极节点电容C1的残余电荷过多，残余电荷经发光元件2泄放会造成非受控发光，此时由于复位单元3对阳极节点NAND进行了复位，使得发光元件2结电压接近或等于0V，而阳极节点电容C1内的电荷量接近或等于零。其中，发光元件2的结电压指的是发光元件阳极节点的电压相对于阴极电压的电压值，在驱动发光阶段，驱动发光电压输入端VDD连接在阳极节点NAND，而后对阳极节点电容C1充电，使得阳极节点NAND电压逐渐升高，发光元件2的结电压逐步升高，当发光元件2的结电压达到起亮电压Vth以及更高的电压，才能够使得发光元件2发光，在结电压未上升至Vth之前，发光元件2不发光。在这个过程中，电流越小，对电容充电时间越长，即使得发光元件2结电压达到起亮电压的时间越长，以此会形成发光延迟的现象，尤其是小电流驱动像素发光的情况下，延迟现象较为明显。而本实施例中，针对上述发光延迟现象，在像素电路中设计了电位补偿单元1，其中，像素补偿单元可以连接于初始化复位电压端Vint以及复位时序信号端Rn，能够根据复位时序信号端Rn的复位时序信号以及初始化复位电压端Vint的初始电压控制发光元件2结电压在非发光阶段保持在预设电压范围内，其中预设电压范围要大于零小于发光元件2的起亮电压Vth，而初始化复位电压端Vint为子像素电路的初始化复位电压端。其中，非发光阶段包括复位阶段和补偿数据刷新阶段。设定本实施例中在非发光阶段，发光元件2的发光元件2结电压为V1，0＜V1＜Vth此时，阳极节点电容C1中还存有部分电荷，驱动单元5和发光控制单元6驱动发光元件2发光时，驱动电流进入到阳极节点电容C1，与阳极节点电容C1中的原有电荷共同作用，在短时间内使得发光元件2结电压上升至起亮电压Vth，使得发光元件2在较短的时间内发光，其中，本申请中，将发光元件2结电压由V1上升至Vth所需要的时间称为预发光时间，在电流一定的情况下，Vth与V1之间的电压差越小，预发光时间越小，现有技术中，驱动发光阶段结束后，在对阳极节点NAND进行复位后，发光元件2结电压为0，因此，再次进入到驱动发光阶段时，发光元件2结电压需要由0上升至Vth，而本申请中V1大于0且小于发光元件2的起亮电压Vth，因此，本申请中的预发光时间相比与现有技术而言减小，以此改善发光延迟现象，同时还不会造成因电荷泄放造成发光器件非受控发光的现象产生。本申请中，可以使得发光元件2结电压在复位阶段或者补偿数据刷新阶段处于预设电压范围内。除此之外，本申请中的电位补偿单元1连接于子像素电路中的原有电路，其中，初始化复位电压端Vint除了需要连接于电位补偿单元1，还可以用于对子像素电路中的储能元件Cst进行复位，而复位时序信号端Rn除了用于电位补偿单元1，还可以在复位阶段发出有效信号，以此驱动储能元件Cst复位，储能元件Cst可以为电容。在现有技术中，部分技术方案采用引入新的复位电源，为节点提供复位电压，并且由于不同的节点的复位电压需求，为分别优化复位效果需要采用多电源复位电路，以控制不同的像素电路具有不同的复位电压，导致电路繁复，而本实施例中无需引用新电源电压，无需增加新的信号线以及复位电源等，因此能够简化像素电路。
在本申请第一方面的一些变更实施方式中，
具体地，如图1所示，所述电位补偿单元1包括：复位晶体管T7和补偿电容Ccp；所述电位补偿单元1包括：复位晶体管T7和补偿电容Ccp；其中，所述复位晶体管T7的栅极电连接于所述复位时序信号端Rn，第一电极电连接于所述初始化复位电压端Vint，第二电极电连接于所述阳极节点NAND；所述补偿电容Ccp的第一电极板电连接于所述复位时序信号端Rn，第二电极板电连接于所述阳极节点NAND。
其中，补偿电容Ccp始终与阳极节点电容C1串联，在复位阶段复位时序信号端Rn会发出有效信号，即低电平信号Vgl，复位晶体管T7接收到有效信号后打开，使得初始化复位电压端Vint连接于阳极节点NAND，此时，初始电压写入到阳极节点NAND，进而对阳极节点NAND进行复位，使得发光元件2结电压为零，发光元件2的结电压为零。而后，由复位阶段进入到补偿数据刷新阶段时，复位时序的电平逐渐升高，由低电平信号Vgl逐渐变成高电平信号，在电平上升的过程中，复位时序的电平首先达到复位晶体管T7的阈值电压Vsth，使得复位晶体管T7关断，而后复位时序的电平继续上升，直至升为高电平信号Vgh，在电平由复位晶体管T7的阈值电压Vsth上升至Vgh的过程中，补偿电容Ccp带动发光元件2结电压升高至预设电压范围，且此时补偿电容Ccp与阳极节点电容C1串联，根据串联电压分压原理计算发光元件2结电压。其中，在复位时序的电压未上升至复位晶体管T7的阈值电压之前，发光元件2结电压不会跟随补偿电容Ccp的第一电极板的电压上升而上升。本实施例中，可以在补偿数据刷新阶段使得发光元件的结电压保持在预设电压范围。其中，在阳极节点NAND确定的情况下，可以根据下述公式(1)计算补偿电容Ccp的电容值。
上述公式中(1)中，VAND为阳极节点NAND的电压，Ccp为补偿电容的电容值，CAND为阳极节点电容C1的电容值，VINT为初始电压，其中，由于发光元件2的阴极电压VSS一定，发光元件2结电压V1＝VAND-VSS，因此可以通过控制阳极节点NAND的电压来控制发光元件2的结电压。本实施例中，以复位时序信号端Rn作为复位电源，即复位时序信号端Rn输入的电压信号能够写入到补偿电容Ccp的第一电极板，复位时序信号端Rn不仅能够控制像素电路内晶体管的开关，还能够拉高阳极节点的NAND的电压。在现有技术中，时序信号端只能用于控制晶体管开启或关闭，其输入的电压信号不会写入到电容的两端或者阳极节点等位置，例如复位时序信号端Rn、补偿和刷新时序信号端AZn和驱动发光时序信号端EMn等均为时序信号端，在此不进行一一列举。
具体地，如图2所示，所述预设时序信号端为所述补偿和刷新时序信号端AZn，所述预设时序为所述补偿和刷新时序；所述电位补偿单元7包括：复位晶体管T7、补偿晶体管T9和补偿电容Ccp，其中，所述复位晶体管T7的栅极电连接于所述复位时序信号端Rn，第一电极电连接于所述初始化复位电压端Vint，第二电极电连接于所述补偿晶体管T9的第一电极以及所述补偿电容Ccp的第一电极板；所述补偿晶体管T9的栅极电连接于所述补偿和刷新时序信号端AZn，第二电极电连接于所述阳极节点NAND；所述补偿电容Ccp的第二电极板电连接于所述初始化复位电压端Vint。
其中，如图4所示，当子像素电路进入复位阶段，复位时序信号端Rn向子像素电路输入有效的低电位信号，复位晶体管T7接收到低电位信号使得第七晶体管T7的第一电极与第二电极导通，此时，补偿电容Ccp的第一电极板能够连接于初始化复位电压端Vint，并且由于补偿电容Ccp的第二电极板始终连接于初始化复位电压端Vint，因此在复位阶段，复位晶体管T7使得补偿电容Ccp复位，补偿电容Ccp内的电荷量为零。当子像素电路由复位阶段进入到补偿数据刷新阶段，复位时序的电位由低电位上升至高电位，在补偿数据刷新阶段，复位时序发出的信号为无效信号，而补偿和刷新时序的电位由高电位变成低电位，补偿和刷新时序的信号由无效信号变为有效信号，此时，复位晶体管T7关闭，补偿晶体管T9的栅极接收到低电位有效信号，使得补偿晶体管T9的第一电极和第二电极导通，进而使得补偿电容Ccp的第一电极板连接于阳极节点NAND，此时，补偿电容Ccp与阳极节点电容C1串联，进而能够使得补偿电容Ccp能够均衡阳极节点电容C1内的电荷，使得阳极节点电容C1内的电荷降低，但又不会降低至零，以此能够拉低发光元件2结电压。本实施例中，在补偿数据刷新阶段使得发光元件2的结电压处于预设电压范围。其中，发光元件2结电压由补偿电容Ccp和阳极节点电容C1二者的电容值有关。根据电荷守恒原理，可以根据发光元件2结电压以及阳极节点电容C1的电容值计算补偿电容Ccp的电容值。具体地，本实施例中，可以根据下述公式(2)计算补偿电容Ccp的电容值，
在上述公式(2)中，VAND0为阳极节点NAND电压未被补偿为VAND之前的电压。
具体地，如图3所示，所述预设时序信号端为所述驱动发光时序信号端EMn，所述预设时序为驱动发光时序；所述电位补偿单元1包括：复位晶体管T7、补偿晶体管T9和补偿电容Ccp，其中，所述复位晶体管T7的栅极电连接于所述复位时序信号端Rn，第一电极电连接于初始化复位电压端Vint，第二电极分别电连接于所述补偿晶体管T9的第一电极以及所述补偿电容Ccp的第一电极板；所述补偿晶体管T9的栅极电连接于所述驱动发光时序信号端EMn，第二电极电连接于所述阳极节点NAND；所述补偿电容Ccp的第二电极板电连接于所述阳极节点NAND。
其中，当子像素电路处于驱动发光阶段，驱动发光时序信号端EMn输入的驱动发光时序为低电位，为有效信号，此时，补偿晶体管T9接收到低电位有效信号，补偿晶体管T9的第一电极和第二电极导通，对补偿电容Ccp进行短接，进而使得补偿电容Ccp的两端的电压差为零，因此，在驱动发光阶段，补偿电容Ccp内的电荷量为零。当子像素电路由驱动发光阶段进入到复位阶段，驱动发光时序的电位由低电位变成高电位，由有效信号变成无效信号，复位阶段时，补偿晶体管T9关闭，同时，复位时序由高电位变成低电位，由无效信号变成有效信号，复位晶体管T7的栅极接收到低电位有效信号，复位晶体管T7的第一电极和第二电极导通，使得补偿电容Ccp与连接于阳极节点NAND的阳极节点电容C1串联，阳极节点电容C1内的电荷重新分配，部分进入到补偿电容Ccp内，由于阳极节点电容C1内的电荷量降低，因此，阳极节点NAND的电压降低，其中，由于两个电容串联分压的作用，因此可以根据阳极节点电容C1的电容值以及阳极节点NAND的电压计算补偿电容Ccp的电容值。本实施例中，在复位阶段和补偿数据刷新阶段均能够使得发光元件2的结电压处于预设电压范围。其中，阳极节点电容C1值、阳极节点电容C1、以及补偿电容Ccp之间的关系如下述公式(3)所示，
具体地，所述驱动单元5包括：第三晶体管T3；所述发光控制单元6包括：第八晶体管T8；其中，所述第三晶体管T3的栅极电连接于所述驱动节点N1，所述第一电极电连接于所述驱动发光电压输入端，第二电极连接于所述第三晶体管T3的第一电极；所述底板晶体管的栅极连接于所述驱动发光时序信号端，所述第二电极连接于所述阳极节点。
具体地，所述数据刷新单元4包括：储能元件Cst，所述储能元件Cst的第二电极板连接于所述驱动节点N1；第一晶体管T1，所述第一晶体管T1的栅极电连接于所述补偿和刷新时序信号端AZn，第一电极电连接于所述数据电压输入端，第二电极电连接于所述储能元件Cst的第一电极板；第二晶体管T2，所述第二晶体管T2的栅极电连接于所述补偿和刷新时序信号端AZn，第一电极连接于所述第三晶体管T3的第二电极，第二电极连接于所述驱动节点N1；第六晶体管T6，所述第六晶体管T6的栅极电连接于所述驱动发光时序信号端EMn，所述第一电极电连接于基准电压输入端Vref，第二电极电连接于所述储能元件Cst的第一电极板。
具体地，所述复位单元3包括：第五晶体管T5，所述第五晶体管T5的栅极电连接于所述复位时序信号端Rn端，第一电极电连接于所述基准电压输入端Vref，第二电极电连接于所述储能元件Cst的第一电极板；第四晶体管T4，所述第四晶体管T4的栅极电连接于所述复位时序信号端Rn端，第一电极电连接于初始化复位电压端，第二电极电连接于所述驱动节点N1。
其中，储能元件Cst可以为电容，当子像素电路处于复位阶段时，复位时序信号端Rn输入的复位时序为低电位有效信号，此时，第五晶体管T5导通，使得基准电压输入端Vref电连接于储能元件Cst的第一电极板，进而将储能元件Cst的第一电极板的电压固定在基准电压，同时，第四晶体管T4的第一电极和第二电极导通，使得初始化复位电压端Vint连接于储能元件Cst的第二电极板，即驱动节点N1，进而对储能元件Cst进行复位，第三晶体管T3的栅极连接于N1，N1的复位电压能够使得第三晶体管T3导通，其中，第三晶体管T3为驱动晶体管。
当子像素电路处于补偿数据刷新阶段，第五晶体管T5和第四晶体管T4关闭。而第二晶体管T2导通，同时由于第三晶体管T3也处于导通状态，因此，驱动发光电压输入端通过第三晶体管T3和第二晶体管T2对N1点进行充电，使得N1点的电压逐渐升高，当N1点的电压升高至第二电压，超过第三晶体管T3的阈值电压，会使得第三晶体管T3关闭。其中，驱动发光电压输入端为高电压信号输入端VDD，即驱动发光电压输入端用于输入高电压。同时，第一晶体管T1导通，使得数据电压输入端Vdt连接于储能元件Cst的第一电极板，此时，储能元件Cst的第一电压板写入数据电压输入端Vdt输入的数据电压Vdata。
当子像素电路处于驱动发光阶段，第一晶体管T1、第二晶体管T2关闭，驱动发光时序信号端EMn输入的驱动发光时序为低电平有效信号，第六晶体管T6导通，使得基准电压输入端Vref连接于储能元件Cst的第一电极板，此时，基准电压Vref写入储能元件Cst的第一电极板，储能元件Cst第一电极板的电压由数据电压Vdata变成基准电压，储能元件Cst第一电极板的电压降低，进而带动N1点的电压降低Vdata-Vref，第三晶体管T3接收到N1点的低电压信号，第三晶体管T3导通，同时，由于第八晶体管T8接收到驱动发光时序的低电位有效信号，第八晶体管T8导通，因此，驱动发光电压输入的驱动发光电压即高电压信号VDD能够通过第三晶体管T3、第八晶体管T8写入到发光元件2的阳极节点NAND，对阳极节点NAND进行充电，使得阳极节点NAND的电压逐渐升高，进而使得发光元件2的结电压升高，当发光元件2结电压升高至起亮电压，发光元件2可以发光。
其中，在一个发光周期中，复位时序信号端Rn、补偿和刷新时序信号端AZn和驱动发光时序信号端EMn依次输入有效信号。其中，补偿和刷新时序信号端AZn也可以称为扫描时序信号端Sn，驱动发光时序信号端EMn也可以记做En。此外，除了上述电路图可以使用本申请中的电位补偿单元1，其他一些像素电路图也可以使用本申请中的电位补偿单元1，例如图5所示电路图。
具体地，多个子像素电路以联级方式电连接，本级所述子像素电路的所述复位时序信号端Rn为上级所述子像素电路的补偿和刷新时序信号端AZn。
其中，本级子像素电路所连接的复位时序信号端Rn可以为上级子像素电路中的补偿和刷新时序信号端AZn，即可以为上级子像素电路中的扫描信号端Sn-1，因此，本级子像素电路中的复位时序信号端Rn与上级子像素电路中补偿和刷新时序信号端AZn共用一个信号端，多个子像素电路级联，能够降低电路的复杂性。
本申请第二方面实施例提供了一种显示面板，包括以上任意实施例所提供的像素电路，因此本实施例所提供的显示面板包括以上任一实施例所提供的像素电路的全部有益效果，在此不进行赘述。
本申请第三方面实施例提供了一种显示设备，包括以上任意实施例所提供的像素电路，因此本实施例所提供的显示设备包括以上任一实施例所提供的像素电路的全部有益效果，在此不进行赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
