光掩模、半导体器件与光掩模的设计方法
技术领域
本发明主要涉及半导体领域，尤其涉及一种光掩模、半导体器件与光掩模的设计方法。
背景技术
在用于半导体制造的光掩模的制作过程中，为了监测光掩模制作过程中光掩模上的图形和设计版图之间的位置偏差，通常需要在光掩模上另外增加一些规则的图形，作为对位标记(Registration Mark)来实现这一功能。
举例来说，目前在用于3D NAND存储器的光掩模上，通常是在曝光区域(shot)的四个角以及每个裸芯(Die)的四个角上同时放置“十”或者“L”形图形，作为对位标记。当对位标记完成刻蚀后，掩模台(Mask Shop)通过测量机台得到已经制作好的光掩模上此类图形的中心坐标，然后将其和设计者提供的掩模版图上的理论坐标进行对比计算，即可得到光掩模制作过程中的图形偏差。
发明内容
本发明要解决的技术问题是提供一种光掩模，通过对对位标记的改进，以减少芯片制造过程中晶圆的缺陷风险，并控制光掩模制作和产品质量监测的成本。
为解决上述技术问题，本发明提供了一种光掩模，包括主图形区域和多个对位标记。主图形区域具有至少一种图形阵列。多个对位标记中的每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。
在本发明的一实施例中，所述图形阵列包括在一维或二维方向周期重复的单元图形。
在本发明的一实施例中，所述图形阵列是孔阵列或线阵列。
在本发明的一实施例中，每一对位标记包括多个不同种图形阵列或多个同种图形阵列，且各个图形阵列在对位标记的边缘处对齐。
在本发明的一实施例中，所述多个对位标记中，至少部分对位标记之间包括的图形阵列不同。
在本发明的一实施例中，每一对位标记的图形阵列中的单元图形与主图形区域的图形阵列中的单元图形之间的尺寸差异在20％以内。
在本发明的一实施例中，每一对位标记的图形阵列组成十字型或L型轮廓。
在本发明的一实施例中，所述多个对位标记位于所述光掩模的四角和/或裸芯区域的四角。
本发明还提供一种半导体器件，包括至少一半导体层，所述半导体层包括主图形区域，具有至少一种图形阵列；以及多个对位标记，每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。
在本发明的一实施例中，所述图形阵列包括在一维或二维方向周期重复的单元图形。
在本发明的一实施例中，所述图形阵列是孔阵列或线阵列。
在本发明的一实施例中，每一对位标记包括多个不同种图形阵列或多个同种图形阵列，且各个图形阵列在对位标记的边缘处对齐。
在本发明的一实施例中，所述多个对位标记中，至少部分对位标记之间包括的图形阵列不同。
在本发明的一实施例中，每一对位标记的图形阵列中的单元图形与主图形区域的图形阵列中的单元图形之间的尺寸差异在20％以内。
在本发明的一实施例中，每一对位标记的图形阵列组成十字型或L型轮廓。
在本发明的一实施例中，所述多个对位标记位于半导体层的四角。
本发明还提供一种光掩模的设计方法，包括以下步骤：布置主图形区域，所述主图形区域具有至少一种图形阵列；以及布置多个对位标记，每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。
本发明还提供一种半导体器件的制造方法，包括使用如前述任一项所述的光掩模制造所述半导体器件的至少一半导体层。
与现有技术相比，本发明具有以下优点：通过将光掩模的对位标记作与主图形区域图案的相近的图案划分，使得在芯片产品的制造过程中减少晶圆的缺陷风险，并在掩模达到工艺要求的同时，控制掩模制作和产品监测的成本。
附图说明
图1是本发明一实施例的光掩模的对位标记的分布示意图。
图2是本发明一实施例的光掩模的主图形区域的图案分布示意图。
图3是本发明一实施例的光掩模的主图形区域的图案分布示意图
图4A和图4B是图1所示对位标记的轮廓示意图。
图5是本发明一实施例的光掩模的对位标记示意图。
图6是本发明一实施例的光掩模的对位标记示意图。
图7是本发明一实施例的光掩模的对位标记示意图。
图8是本发明一实施例的光掩模的对位标记示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
本发明的实施例是针对一些芯片主图形区域的图案尺寸小或一些应用特殊工艺的半导体层，改善其对应的光掩模的对位标记的设计，从而在保证光掩模的对位标记的的监测精度要求的同时，降低晶圆端的产品缺陷风险。
在半导体芯片或器件的制造中，一些半导体层的特征尺寸比较大，例如达到几微米。在制作这些半导体层的光掩模时，可以利用普通的“十”字形或者“L”形图形来作为对位标记。一些关键半导体层的特征尺寸较小。这些关键半导体层例如是孔阵列层(hole arraylayer)或是特殊工艺(process)的半导体层。对于芯片主图形区域的图案尺寸较小的关键半导体层，，和芯片主图形区域设计尺寸相比，普通的“十”字形或者“L”形对位标记的例如介于0.2μm～2μm之间的线宽尺寸过大。如果直接使用普通的“十”字形或者“L”形对位标记，则在刻蚀(etching)、沉积(deposition)、曝光和化学机械掩模(CMP)等工艺过程中会有造成晶圆缺陷的风险。一些改进的方法试图缩小光掩模对位标记图形的尺寸，例如将其中的“十”字形或者“L”形的线宽尺寸缩小到一极小的精度范围，例如数十纳米，或更小的范围。这种缩小的光掩模对位标记，虽然在曝光显影的过程中对晶圆造成缺陷的风险降低，但是需要使用更高规格的刻蚀及测量机台来实现高规格光掩模的制作，随之增加的是光掩模的制作时间和生产成本。
本发明的实施例描述对位标记的设计和产品制作进行改进的光掩模。
首先参考图1来说明本发明的一个实施例中的光掩模的结构。图1示例了光掩模100(图中未完全示出)的一个曝光区域(shot)101的布局。此曝光区域101可包括多个裸芯(die)102。各个裸芯102之间以划片道(scribe line)103分隔。在一实施例中，光掩模100包括主图形区域110(如图1中虚线框所例示)和多个对位标记120。主图形区域110可分布在各个裸芯102中，是裸芯102中的有效区域。多个对位标记120可分布在各个裸芯102的角落(例如4个角落中的任意一个或多个)，也可分布在各个裸芯102以外的曝光区域101中。
在一非限制性实施例中，多个对位标记120在光掩模上和/或裸芯区域上的分布可以对齐，可以不对齐，其实际的分布数量可根据实际需要进行选择。
主图形区域110具有至少一种图形阵列，图形阵列包括在一维或二维方向周期重复的单元图形。举例来说，图形阵列是可以孔阵列，孔阵列包括在一维或二维方向周期重复的单元孔。图2给出孔阵列的一些示例(图中的虚线框并非限定区域，只是为表达孔阵列的形式)。主图形区域110可具有孔阵列111-114中一种或多种。这些孔阵列111-114的尺寸、间距等特征不同。图形阵列还可以是线阵列，线阵列包括在一维或二维方向周期重复的单元线条。图3给出包括线阵列的示例(图中的虚线框并非限定区域，只是为表达线阵列的形式)。主图形区域110可具有线阵列115-118中一种或多种。这些线阵列115-118的尺寸、间距等特征不同。主图形区域110可同时具有孔阵列和线阵列。
在一些实施例中，单元孔例如为用于刻蚀三维存储器的核心区的存储阵列的沟道孔(channel hole)所对应的光掩模图案。孔的形状例如可为矩形孔，圆形孔以及椭圆形孔等形状。线例如为刻蚀三维存储器的或其他半导体芯片的后端金属连线对应的掩模图案。这里的线并非二维平面上抽象的无宽度的线，其在实际工艺过程中是有一定长度和宽度的线，或称之为矩形。长度(length)和宽度(width)的定义并非严格限定，例如可如通常意义上，将矩形的边中长边的测量结果称为长度，短边的测量结果称为宽度，长边和短边是就构成矩形的边中的长和短而言；若长边和短边长度相同，其实际可称为正方形，也可归为特殊的矩形，此时，作为正方形而言，其实际只有一个长度参数，并不像长边大于短边的矩形，具有两个长度参数。
在一实施例中，前述的正方形的形状实际上也可归类为孔，即方形孔；前述的长方形的形状，在长边的长度在一定范围内时，例如与短边的长度比值不超过2:1或不超过3:1，此时可归类为矩形孔；前述的比例并非严格限定，例如也可实际情况定义大于或小于这一比例，也并非一定为整数，也可为例如1.5，2.5等数量值。
根据本发明的实施例，多个对位标记120中的每一对位标记包括主图形区域110中的一种或多种图形阵列。例如，当主图形区域110中包括孔阵列时，对位标记120可包括孔阵列。当主图形区域110中包括线阵列时，对位标记120可包括线阵列。当主图形区域110中包括孔阵列和线阵列时，对位标记120可包括孔阵列和线阵列的至少其中一种。
在一些实施例中，对位标记中的阵列的定义例如可为，在一个二维平面上，同样的单元图形横向重复超过两个以上，以及/或者纵向重复超过两个以上。可以理解，每个对位标记120中一个方向上的单元图形的数量会小于主图形区域110中一个方向上的单元图形的数量。例如对位标记中的阵列可包括：三个方形孔，以横向间隔的形式排布，或以纵向间隔的形式排布；或四个方形孔，以一定间距分布为横向两个，纵向亦为两个的形式；或四个非方形的矩形孔，以一定间距分布为横向两个，纵向亦为两个的形式，矩形孔的分布方向可以一致，指不同矩形孔的长边平行或在一条直线上(也可称为共线)，便于对齐，在一些情况下，其也可根据实际情况，不同矩形的长边和短边垂直，而非平行或在一条直线上(也可称为共线)，一些情况，例如矩形阵列位于制造的整个掩模的边缘处，或为了满足设计规则的需要。
在一些实施例中，对位标记中的孔阵列例如可为横向重复排列两个方形孔或矩形孔，纵向重复排列三个方形孔或矩形孔；或横向重复排列三个方形孔或矩形孔，纵向重复排列四个方形孔或矩形孔；或横向重复排列四个方形孔或矩形孔，纵向重复排列五个方形孔或矩形孔；其实际的重复排列数目可根据具体需要和工艺条件来确定。
在一些实施例中，对位标记中的线阵列例如为纵向重复排列的两条矩形线条，横向重复的两条矩形线条；纵向重复排列的三条矩形线条，横向重复的三条矩形线条；纵向重复排列的四条矩形线条，横向重复的四条矩形线条；纵向重复排列的五条矩形线条，横向重复的五条矩形线条等，具体的阵列设置可根据生产需要和实际情形综合确定。矩形线条的长度和宽度亦可根据主图形区域的图案分布情形和对位标记的设计要求和制作条件来确定。
图4A和图4B是图1所示对位标记的轮廓示意图。参考图4A和图4B所示，在一非限制性实施例中，每一对位标记的图形阵列组成十字型或L型轮廓，即对位标记的线阵列或孔阵列，其外轮廓实际上仍将形成十字型或L型的轮廓，以便于和普通的不包含划分阵列的十字型或L型的光掩模对位标记具有通用性。图5是本发明一实施例的光掩模的对位标记示意图。参考图5所示，此示例中的L型对位标记110中的孔阵列例如可为横向重复排列3个方形孔，纵向重复排列N个方形孔，N的数量取决于对位标记110的一条边的长度。图6是本发明一实施例的光掩模的对位标记示意图。参考图6所示，此示例中的L型对位标记110中的线阵列例如可为横向重复排列3个线条。
在一非限制性实施例中，每一对位标记包括多个不同种图形阵列或多个同种图形阵列，且各个图形阵列在对位标记的边缘处对齐。例如，每一对位标记中，可包括若干个线阵列和若干个孔阵列，也可只包括若干个线阵列或只包括若干个孔阵列。具体地，例如，在“L”形图形光掩模对位标记中，可以包括若干个横向的线阵列和若干个纵向的线阵列，也可包括若干个横向的线阵列和若干个孔阵列，还可包括若干个纵向的线阵列和若干个孔阵列等，横向的线阵列的尺寸和纵向的线阵列的尺寸可以不同，也可以相同，孔阵列的尺寸可以相同，也可以不同。在“十”字形光掩模对位标记中的图形阵列的分布，亦可如前述的类似情形来设置。“十”字形或者“L”形图形光掩模对位标记的相交处或拐角处的图像阵列的设置，根据实际决定是否有相交或重合情形。图7是本发明一实施例的光掩模的对位标记示意图。参考图7所示，此示例中的L型对位标记710包括线阵列711和孔阵列712，尽管阵列形状不同，但他们的边缘对齐，共同组成了L型轮廓。图8为另一实施例的示意图，此示例中的L型对位标记810包括线阵列811和孔阵列812，即孔阵列和线阵列的排布可根据实际需要进行调整。
在一非限制性实施例中，多个对位标记中，至少部分对位标记之间包括的图形阵列不同。例如，在多个对位标记中，其中一些对位标记包括若干个孔阵列，一些对位标记包括若干个线阵列；或者一些对位标记包括若干个孔阵列和若干个线阵列，一些对位标记只包括横向的线阵列，一些对位标记只包括纵向的线阵列，一些对位标记既包括横向的线阵列、也包括纵向的线阵列，一些对位标记包括孔阵列和横向的线阵列，一些对位标记包括孔阵列和纵向的线阵列。具体的图形阵列分布可根据主图形区域的图案形式的不同和其他因素综合确定，例如同时需满足设计规则检查的要求。同时，为便于后续的对位标记监测过程的进行，亦可设置一些对位标记的分布规则。例如，在检测光掩模的一个曝光区域或一块裸芯对应的图案分布区域时，挑选同一种形状的多个对位标记进行测量。
在一些实施例中，当光掩模的主图形区域的孔阵列图案分布较多时，其邻近的对位标记可选择布置孔阵列为主；当光掩模的主图形的线阵列(也可称线条阵列)图案分布较多时，其邻近的对位标记可选择布置线阵列为主。在一些实施例中，线阵列和孔阵列在光掩模的对位标记上也可间隔分布，例如，线阵列(或称线条阵列)的两个线条之间，排列有一条或多条横向或纵向的孔或孔阵列；或两条纵向的孔阵列之间，排列有一条或数条纵向的线条或线条阵列，其实际的图案分布可根据实际情况和需求综合确定。
在一非限制性实施例中，每一对位标记的图形阵列中的单元图形与主图形区域的图形阵列中的单元图形之间的尺寸差异在20％以内。当这两种单元图形的尺寸相等时，可以简化设计。具体的尺寸差异也可根据实际的设计需要进行调整，例如当在此范围内找不到合适的尺寸时，尺寸差异可高于20％。
对于孔阵列，这里的尺寸含义可例如可指孔阵列中方形孔的长度(length)和宽度(width)数值，也可指圆形孔的直径(diameter)数值，或椭圆形孔的长轴(major axis)和短轴(mini axis)数值；同时，这里的尺寸也指孔阵列中孔之间横向及纵向的间距。对于线阵列(或称线条阵列)，尺寸的含义可知，线阵列中线条的短边的宽度(width)，线条的长度(length)可根据对位标记的实际布置的大小和范围来确定，例如排布的方向。同时，线阵列的尺寸数值也包括线阵列中各个线条之间的间距。当对位标记中既包括孔阵列，又包括线阵列时，每一对位标记的图形阵列中的单元图形的尺寸，包括线阵列和孔阵列中各自的参数。这些参数例如是前述的孔的长度与宽度，孔之间的横向及纵向间距，线条的宽度与长度，线条之间的间距。同时，此时的尺寸也包括线阵列与孔阵列交替分布时，其横向与纵向间隔的距离。该距离与孔阵列分布较多时的距离或线阵列分布较多时的距离可相近，也可根据实际情况进行调整，例如设计规则检查的需要，或工艺条件的限制因素等。
关于每一对位标记的图形阵列中的单元图形，与主图形区域的图形阵列中的单元图形之间的尺寸差异，其具体的尺寸差异的数值范围，可根据实际情形确定，例如可为1％、5％、10％、15％或20％，也可是在20％以内的其它数值。具体的差异数值可根据光掩模的设计和应用需求来确定。需要说明的是，这里的每一对位标记的图形阵列中的单元图形，与主图形区域的图形阵列中的单元图形之间的尺寸差异并非必然存在，即每一对位标记的图形阵列中的单元图形也可与主图形区域的图形阵列中的单元图形之间的尺寸相同，这在工艺条件满足的情况下可以实现。
本发明提供的光掩模，在设计光掩模的对位标记时，利用与芯片主图形区域图案比较接近的图形单元对其进行分割填充，可以在满足对掩模的偏差(registration)进行监测的同时，降低晶圆端的缺陷风险，同时也不会额外增加掩模的制作成本。
本发明还提供一种半导体器件，包括至少一半导体层。这一半导体层可使用前文描述的光掩模制作，因此包括类似的设计。概要地说，半导体层包括主图形区域和对位标记。主图形区域具有至少一种图形阵列。每一对位标记包括至少一种图形阵列中的一种或多种图形阵列。
在一非限制性实施例中，半导体层的图形阵列包括在一维或二维方向周期重复的单元图形。
在一非限制性实施例中，半导体层的图形阵列包括孔阵列或线阵列。
在一非限制性实施例中，半导体层的每一对位标记包括多个不同种图形阵列或多个同种图形阵列，且各个图形阵列在对位标记的边缘处对齐。例如，每一对位标记中，可包括若干个线阵列和若干个孔阵列，也可只包括若干个线阵列或只包括若干个孔阵列。
在一些实施例中，多个对位标记中的至少部分对位标记之间包括的图形阵列不同。
在一些实施例中，每一对位标记的图形阵列中的单元图形与主图形区域的图形阵列中的单元图形之间的尺寸差异在20％以内。
在一非限制性实施例中，每一对位标记的图形阵列组成十字型或L型轮廓，即对位标记的线阵列或孔阵列，其外轮廓实际上仍将形成十字型或L型的轮廓，以便于和普通的不包含划分阵列的十字型或L型的对位标记具有通用性。
在一非限制性实施例中，多个对位标记位于半导体层的四角。其具体的分布数量和形式可根据实际需要进行设置。
上述半导体器件的对位标记的其他细节，可参考光掩模的对位标记的描述，在此不再展开。
本发明提供的半导体器件，其中对位标记时，利用与芯片主图形区域图案比较接近的图形单元对其进行分割填充，可以在满足对制造半导体器件的掩模的偏差进行监测的同时，降低晶圆端的缺陷风险，同时也不会额外增加掩模的设计和产品的制作成本。
本发明还提供一种光掩模的设计方法，包括布置主图形区域及布置多个对位标记。主图形区域具有至少一种图形阵列。多个对位标记中的每一对位标记包括至少一种图形阵列中的一种或多种图形阵列。
本发明提供的光掩模的设计方法，在设计光掩模的对位标记时，利用与芯片主图形区域图案比较接近的图形单元对其进行分割填充，可以在满足对掩模的偏差进行监测的同时，降低晶圆端的缺陷风险，同时也不会额外增加掩模的设计和制作成本。
本发明还提供一种半导体器件的制造方法，包括使用前文描述的光掩模来制造半导体器件的至少一半导体层。该半导体器件的制造方法，通过利用利用与芯片主图形区域图案比较接近的图形单元对其进行分割填充的光掩模的对位标记，可以在满足对掩模的偏差进行监测的同时，降低晶圆端的缺陷风险。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
