掩模版增强技术中的设计的建模
相关申请
本申请要求于2017年12月22日提交并且标题为“MODELING OF A DESIGN INRETICLE ENHANCEMENT TECHNOLOGY”的美国非临时专利申请号15/853,311的权益；所述专利申请出于所有目的以引用的方式并入本文。
背景技术
亚微米制造使用光刻技术在基板上构建材料层以形成晶体管、二极管、发光二极管(LEDS)、电容器、电阻器、电感器、传感器、电线、光缆、微机电系统(MEMS)和共同生产起某一功能的装置的其他元件。基板光刻是一种印刷工艺，其中使用掩模(有时叫做掩模版)将图案转印到基板以形成装置。在诸如集成电路或平板显示器等装置的生产或制造中，可使用基板光刻来制造装置。当要形成的装置是集成电路时，通常基板是硅晶片。在形成集成电路时，光刻是半导体光刻，对于大批量生产通常是基板光刻。其他基板可包括平板显示器、液晶面板显示器、用于平板显示器的掩模、纳米压印母版或其他基板甚至其他掩模。
在半导体光刻中，一个或多个掩模可包含对应于集成电路的多个图案化工艺中的单独层或层的一部分的电路图案。此图案可被成像到基板上已经涂覆有被称为光致抗蚀剂或抗蚀剂的一层辐射敏感材料的特定区域上。一旦图案化层被转印，所述层就可经历各种其他工艺，诸如蚀刻、离子注入(掺杂)、金属化、氧化和抛光。这些工艺被采用来精加工基板中的单独层。如果需要若干层，则将重复全工艺或其变型以获得每个新层。最终，基板上将呈现可以是集成电路的多个装置的组合。接着，可通过切割或锯切将这些装置彼此分开，然后可将其安装到单独包装中。
光学光刻可以是具有或不具有浸没的193nm光，或者是极紫外(EUV)或X射线光刻，或任何其他频率的光或其任何组合。
使用193nm光波的光学光刻与折射光学器件和透射光掩模或掩模版一起工作。掩模阻挡、部分地阻挡光波或将光波选择性地透射到基板上，所述基板在光刻工艺期间通常被抗蚀剂涂覆以部分地暴露或暴露基板的不同部分或基板上的某一材料。掩模通常是目标基板尺寸的4倍放大率。
极紫外光刻(EUV)利用反射光学器件使用具有大约13.5nm波长的光。一些实现方式使用变像掩膜，所述变像掩膜在一个维度中具有8倍放大率并且在另一维度中具有4倍放大率。
一般地，更小波长的光能够分辨更精细的几何形状、几何形状之间的更精细空间以及基板上的特征的更高频率(密度)。同样一般地，更小波长的光更加难以可靠地产生和控制。从经济上讲，最好使用能够分辨装置所需的特征大小、空间和频率的最大波长的光。因此，令人感兴趣的是，利用一个或多个任何给定波长的光增强在基板上可实现的分辨率。
对于特定分辨率的任何光刻，诸如离轴照明、相移掩模和多重图案化等另外的技术扩展了分辨能力。当使用多重图案化时，单个基板层被多次暴露，每次暴露使用叫做掩膜层的不同掩模。
掩模由电子束(eBeam)机器形成，所述电子束机器在涂覆表面的光致抗蚀剂处射击电子，接着对其进行处理以在掩模中产生期望开口。递送到掩膜上的光斑的能量的量叫做剂量，按照惯例，在设定为0.0的剂量和设定为1.0的标称剂量下可能没有能量。当剂量超过特定阈值(按照惯例通常在0.5附近)时，将记录图案。临界尺寸(CD)变型除其他项之外与剂量曲线在抗蚀剂阈值处的斜率成反比，所述斜率叫做边缘斜率或剂量裕度。
存在由eBeam机器使用的多种技术。三种常见类型的带电粒子束光刻是可变成形束(VSB)、字符投影(CP)和多束投影(MBP)。用于前缘掩模生产的最常使用的系统是VSB。VSB和CP是成形束带电粒子束光刻的子类别，其中电子束由一系列孔径成形并且发生转向以暴露涂覆有抗蚀剂的表面。MBP使用多个带电粒子束，而VSB和CP机器通常具有单个束。
难以印刷大小类似于或小于用于光刻的光的波长的特征。工业上已经应用各种技术来解决在基板上可靠地印刷期望形状的困难。已经出现计算光刻领域以使用计算来增强基板光刻，在半导体光刻中所述基板光刻也被称为晶片光刻。掩模版增强技术(RET)包括用于设计目标掩模版形状的计算方法和系统，利用这些方法和系统可跨制造变化将期望图案更精确地且更可靠地投影在基板上。RET通常使用计算来增强掩膜上的图像以更准确地且更可靠地印刷期望基板图案，同时对制造变化具有弹性。RET中的两种常见技术是光学接近校正(OPC)和反向光刻技术(ILT)。OPC和ILT通常是迭代优化算法，所述迭代优化算法调整定义掩膜的参数，直到晶片上的所预测图案在一组条件或条件范围的可接受公差内为止。OPC操纵掩模几何形状并且模拟在目标边缘附近的晶片图案。ILT将掩膜透射操纵为像素，并且ILT通常模拟整个晶片图案，这一工艺被称为密集模拟。迭代优化算法通常由以下步骤构成：(1)评估所提议解以分配尝试最小化的成本；(2)如果成本低于成本标准，则停止；(3)计算将得到更低成本的所提议解的每个元素的梯度；(4)根据所计算梯度来调整所提议解；(5)返回到(1)。成本通常以正值定义，其中零是如这里假设的可能的最佳得分。然而，可使用另选的成本定义。
RET一般意味着在标称(预期)制造条件下以及在围绕标称制造条件的预期制造变化内改进所有期望特征的印刷适性。由于制造工艺并不完美，因此设计需要对特定预期制造变化具有弹性。更大工艺窗口意味着对制造变化具有更大弹性，确切地说贯穿散焦和剂量变型的图案差异在可接受公差内。RET的目标是为尽可能多的特征提供充分的工艺窗口。在制造后按照说明起作用的芯片的百分比通常被称为成品率(yield)。许多因素会影响成品率。在本领域的技术人员当中通常认为改进工艺窗口与改进成品率相关。
发明内容
在一些实施方案中，用于掩模版增强技术的方法包括：将目标晶片图案或所预测晶片图案表示为作为函数样本数组(FSA)捕获的平滑函数。所述FSA是函数值的数组，所述函数值诸如实数、复数或数字的集合。提供连续色调掩模(CTM)，其中所述CTM用于产生所预测晶片图案，所预测晶片图案跨越整个设计区域。
在一些实施方案中，用于掩模版增强技术的方法包括：输入目标晶片图案，其中所述目标晶片图案跨越整个设计区域。将所述整个设计区域划分成多个图块，每个图块具有围绕所述图块的光晕区。迭代所述整个设计区域的所提议掩模，直到所提议掩模满足产生所述目标晶片图案的标准为止。每次迭代包括针对所述多个图块的子集计算所预测晶片图案，所述子集具有所述多个图块中的两个至所有图块，其中所述计算是针对所述子集中的每个图块及其光晕区执行的。每次迭代还包括更新所述图块的所提议掩膜，其中所述子集中的所有图块都在下一迭代之前被计算。
本实施方案还包括用于RET的系统，其中所述系统包括：计算机处理器，所述计算机处理器被配置来接收要在掩模版增强技术中使用的目标晶片图案；计算所述目标晶片图案的函数样本数组(FSA)，所述目标晶片图案是平滑函数；计算连续色调掩膜(CTM)，其中所述CTM表示为作为函数样本数组(FSA)捕获的平滑函数；以及将所述目标晶片图案与由所述CTM产生的所预测晶片图案进行比较。
附图说明
图1是如本领域中已知的被处理成晶片的芯片设计的框图。
图2A-2D示出根据本公开的实施方案的由平滑函数表示图案的实例。
图3示出如本领域中已知的带限函数的采样和函数从样本的重构。
图4是如本领域中已知的边界不匹配纹波作为吉布斯现象的实例。
图5示出根据本公开的实施方案的应用高斯包络因子以减少周期性边界条件不匹配效应。
图6示出使用具有高斯包络因子的滤波器来重构所采样带限函数。本公开的实施方案捕获采样点处的平滑函数。图6演示平滑函数的捕获和之后的重构。重构允许实施方案以比采样率更精细的粒度来计算平滑函数的值。
图7是根据本公开的方法的实施方案。
图8A-8B示出根据本公开的实施方案的将滤波器应用到目标图案。
图9A是根据本公开的方法的实施方案。
图9B提供对应于图9A的流程图的步骤的实例图示。
图10A是如本领域中已知的用于RET的分布式计算的实例，其中将设计分解成图块，然后单独图块经历优化循环，接着将全设计从图块中往回组装在一起。
图10B是根据本公开的用于掩模版增强技术的分布式计算的实施方案，其中整个设计在优化循环内迭代持续一段时间。
图11A-11B示出具有边界区域的图块的实施方案。
图12示出重叠图块上的高斯局部化插值的1-D实例。
图13是可用于本公开的实施方案的计算硬件系统的实施方案的框图。
图14是可用于本公开的实施方案的计算硬件系统、计算设计平台(CDP)的另一实施方案的框图。
具体实施方式
在本公开中，术语晶片光刻的使用一般而言应是指基板光刻。也就是说，应关于半导体光刻来描述实施方案作为实例以简化理解，但是实施方案也适用于其他类型的基板光刻和总体掩模版增强技术。本公开中的术语“基板”可以是指在光刻中使用的掩模、硅晶片、平板显示器、液态面板显示器、用于平板显示器的掩模、纳米压印母版或其他基板、或其他掩模。
常规技术
图1示出传统的半导体制造流程100。通过在步骤110中形成晶片层的复合材料来完成芯片设计。在步骤120中，将晶片层中的一些分离成掩模层。此步骤还包括有时被称为的着色步骤，在所述着色步骤中，对晶片层上的每个特征进行着色以反映特征到特定掩模层的分配。一旦分开识别出掩模层，每个掩模层就经历RET步骤130。掩模数据准备(MDP)步骤140接着为掩模写入器准备数据。此步骤可包括将数据“分裂”成梯形、矩形或三角形。掩膜工艺校正(MPC)在几何上修改形状和/或向形状分配剂量，以使掩膜上的所得形状更接近期望形状。MPC有时在步骤130中执行，有时在步骤140中执行，有时在步骤150中执行，以及有时以任何组合执行。像素级剂量校正(PLDC)也可在步骤150中应用。在步骤150中制造并验证掩模，所述步骤150包括以下步骤，诸如掩模写入、掩模检测、计量、掩模缺陷处理、掩模修复以及掩模的晶片平面检测。在步骤160中，使用在步骤150中制造的掩模的连续集合来写入晶片。
在图1的步骤中的每一个中，可能存在也可能不存在验证步骤来彻底验证或理智地检查所述步骤的输出。在现有技术中，图1的步骤中的一些以不同顺序执行或并行地执行。半导体制造工艺中的流水线处理的实例是：当将设计划分成多个图块(例如，相等大小的图块的数组)时，然后对图块执行第一步骤，然后对所述图块执行第二步骤，而无需等待其他图块完成第一步骤。例如，可使RET步骤130和MDP步骤140流水线化以减少周转时间。在另一实例中，可利用步骤150的掩模制造使步骤140的MPC流水线化。
在晶片光刻中，如果向掩模添加太小而不能自我印刷的额外特征，则发现基板上所需的特征(被称为主要特征)可以更大的保真度和改进的工艺窗口进行印刷，但仍会有利地影响附近主要特征的印刷方式。这些额外特征叫做子分辨率辅助特征(SRAF)。所述额外特征是孤立形状，未附接到主要特征，所述额外特征足够小以至于不会在基板上印刷。
计算SRAF和主要特征修改是高度计算密集型的，结果却是脆弱的。可能会印刷多余的额外图案，可能不会良好地配合目标图案，并且工艺窗口可能会受到不必要的限制。典型的RET方法具有OPC验证以识别和校正热光斑。热光斑是需要理想条件以恰当地印刷的区域，并且因此对制造变化没有弹性，或者在一些情况下即使在理想条件下也将不会恰当地印刷。热光斑导致不良成品率。
ILT通常生成令人惊讶的掩模图案，从而提供极好的结果。ILT算法自然形成包括许多SRAF的曲线形状。对于利用常规压裂的可变成形束(VSB)掩模写入机器，这些图案已被证明是不切实际的，因为存在太多要处置的几何形状。掩模写入次数是关键业务因子，并且VSB写入与需要印刷的VSB发射数成比例。因此，ILT算法花费相当多的运行时间来将曲线形状转换成更适合VSB写入的近似值(通常被称为曼哈顿化)。使用重叠发射的基于模型的掩膜数据准备可显著减少写入时间影响。但是，曲线形状仍会花费更长时间来写入。最近引入的多束电子束掩模写入系统直接在掩模上写入曲线形状，而无需花费任何另外的时间。这使得ILT能够输出曲线形状而无需曼哈顿化。ILT仍然存在的问题是对全设计(尤其是全掩模版大小的设计)的全掩模层进行密集模拟的巨大计算需求，对于半导体制造而言，所述全掩模版大小的设计的晶片尺寸通常为约3.0cm×2.5cm。
多束写入消除对用于VSB写入的曼哈顿化形曲线形状的需要。但是，掩模印刷适性和对制造变化的弹性仍然是由ILT输出的掩模形状的重要考量。例如，形状过小或彼此过于接近，或在形状的轮廓中具有急剧拐弯，使得难以可靠地、尤其是跨制造变化来制造掩模。
由来自eBeam机器的电子递送的能量通常被近似为点扩散函数(PSF)。虽然存在影响能量扩散方式的许多效应，但是在有助于可变成形束或有助于多束写入的基于eBeam的掩模中，单调连续的PSF是能量分布的合理表示。在本公开中，为了易于理解，简单的单个高斯分布将用作PSF，但是实施方案适用于任何合适的PSF。
当能量以高斯分布以单位剂量跨足够大的区域递送时，所述区域的内部存在足够的剂量达到单位剂量。但是，如果区域较小，则所述区域内部的最高剂量不会达到单位剂量。类似地，如果区域之间的间隔足够大，则最低剂量将达到零。但是，如果间隔较小，则最低剂量不会达到零。当区域或区域之间的间隔中的任一者较小时，剂量分布较浅。掩模制造工艺被设计来提供针对合理区域和间隔的足够的剂量裕度，例如由100nm空间分开的100nm线，其中单位剂量针对用于193i光刻的典型前边缘。更小的区域和间隔在所述区域的轮廓边缘处具有更低剂量裕度。如果所应用剂量是单位剂量，则区域越小，剂量裕度越差。
由于接近效应校正(PEC)，对于典型的掩模写入工艺，剂量裕度也会变差。无论是VSB、CP还是MBP，利用eBeam进行掩膜写入具有本领域众所周知的反向散射效应。电子撞击抗蚀剂表面，并且由电子释放的二次电子在周围反弹以暴露围绕所暴露位置的10微米刻度区域中的抗蚀剂。这具有散射效应、远距离效应、并且由此部分地暴露周围10微米刻度区域中的抗蚀剂。来自围绕给定区域的所有暴露的这些局部暴露的集合足够显著而需要校正。用于反向散射的基于软件校正和其他远距离效应叫做PEC，并且通常在掩膜写入时与掩膜写入器一致地应用。PEC本质上降低了发射(或就MBP而言为像素)的单位剂量以补偿来自周围发射(或像素)的集合预灌注。在机器中的PEC被接通的情况下，几乎所有生产掩模都被写入。当10微米刻度区域的剂量密度为高时，所应用PEC的量也为高。这具有减少暴露的高斯(或PSF)的高度的效应，并且因此减少了所述密集区域中的轮廓边缘处的剂量裕度。因此，与在低剂量密度区域中写入的相同大小的形状相比，在高剂量密度区域中写入的小形状具有更差的剂量裕度。
剂量裕度之所以重要的原因是因为平缓斜率意味着给定百分比剂量改变会导致更大CD差。由于本领域的技术人员已知剂量裕度是各种各样(如果不是大多数的话)的制造变化源的良好代理，因此针对剂量变化来测量CD变化是对制造变化的弹性的重要量度。
可离线、流水线或与掩模写入器一起执行的掩模工艺校正可操纵应用到掩模的形状或剂量，以便校正线性并且增强除对制造变化的弹性的量度之外的临界尺寸均匀性(CDU)和线边缘粗糙度(LER)。改进CDU和LER包括增强剂量裕度，以及改进剂量裕度跨掩模中的特征的均匀性。在标题为“Method and System for Forming High AccuracyPatterns Using Charged Particle Beam Lithography”的美国专利8,473,875中公开了剂量裕度(边缘斜率)的增强，所述专利由本申请的受让人拥有。对于要利用VSB或CP写入器进行写入的掩膜，减少CD分裂也改进了CDU。CD分裂是当多于一次发射用于定义临界尺寸特征的相对边缘时的情况。在标题为“Method and System for Forming High PrecisionPatterns Using Charged Particle Beam Lithography”的美国专利8,745,549中公开了CD分裂的实例，所述专利由本申请的受让人拥有。
在典型的半导体制造工艺中，图1中的步骤130的RET产生目标掩模形状。当掩膜表示并不自动地满足所有期望掩膜约束和特性(诸如所允许透射值、最小特征大小、最小间隔或充分的剂量裕度等)时，对掩膜适用性的评估需要引入项，所述项增加了与违背这些约束相关的成本。在反向问题的领域，引入这些项被称为正则化，并且是从解的可能无限集合中选择相等地或类似地很好符合期望结果但也具有其他先验的合乎希望的属性的解的方法。用于掩模的反向建模的实例是如标题为“Lithography Mask Design Through MaskFunctional Optimization and Spatial Frequency Analysis”的美国专利号7,856,612中所公开的傅里叶-ILT，所述专利由本公开的受让人拥有并且以引用的方式并入在此。本公开的一些方面基于傅里叶-ILT和其他RET系统和方法扩展。
半导体制造和亚微米制造一般而言遵循摩尔定律，所述定律预测制造基础设施会一起发展，以允许分辨率随时间推移以相对可预测且稳定的速率改进。摩尔定律的重要方面在于，基础设施的计算能力与摩尔定律成比例，因为相对于功耗和成本的效应(诸如计算带宽、计算速度、存储器容量、存储器访问速度、通信带宽、通信速度、长期存储(无论是固态还是硬盘)能力和速度也关于摩尔定律成比例。引入新的制造技术(诸如EUV光刻或基于MBP的掩模写入)会在计算需求方面形成不连续性。诸如图形处理单元(GPU)加速等新计算技术的引入同样会在计算能力和可扩展性方面形成不连续性。
在设计复杂性方面，计算算法通常比线性算法更差。这意味着计算具有1000个元素的图块大体花费的时间将是具有500个元素的图块所需计算量的多于两倍。根据计算具有1000个元素的图块所花费更长时间的大小，将所述图块划分成两个500元素的图块然后将它们往回拼接在一起以形成1000个元素的图块可能会更快。根据计算任务和图块之间的交互作用，划分和拼接可能具有复杂性。存在一种确定实现最有效计算的正确图块大小的复杂权衡。当存储用于设计的充分信息所需的存储器量远远超过经济上可行的计算系统上可用的存储器量时，这种效应会加剧。在用于芯片设计或芯片制造或一般地任何装置设计或亚微米装置的装置制造、全芯片设计或更一般地全刻度装置的数据处理中，大多数计算步骤需要被划分成小得多的图块。这是因为需要计算的数据量和计算能力均与摩尔定律成比例。然后将结果往回拼接在一起，以用于由下一步处理还有用于误差和数据报告。这叫做基于图块的计算。图块通常是矩形的，但可以是六边形或者不同形状和/或大小的混合。预测图块中的晶片图案需要包括围绕图块的数据。周围数据叫做光晕。光晕必须足够大以捕获对图块的所预测图案的显著效应。
用于装置的设计或制造的所有常规的计算机辅助设计(CAD)算法均使用基于图块的计算。此外，当部署迭代优化算法时(通常出现在NP完全问题中)，基于图块的计算使图块中的每一个分开地迭代优化循环。基于图块的系统由于相邻图块中的优化过程所做出的改变而使光晕区域数据变得陈旧。图块中的优化迭代数越多，其相邻图块光晕就变得越过时。当对图块的边界处的数据进行分辨变得站不住脚时，出现拼接问题。通常在输出仅会改变图块内部的情况下计算图块，但计算的同时会看到其相邻对象在图块上投射的效应，如在光晕中所见。
本实施方案的细节
本公开的一些实施方案一次生产用于包括整个掩模层的掩模的大区段的连续色调掩模(“CTM”)。对于用于半导体晶片的193i投影的掩模，本领域已知的关于如今的计算平台的系统和方法不允许一次生产晶片尺寸大于400-1000平方微米面积的CTM。生产图块的CTM，其中每个图块及其光晕独立地经历优化循环，接着被拼接在一起以形成整个掩膜层，从而需要另外的处理来处置拼接伪像。相比之下，本公开的一些实施方案使得能够在一个大优化循环中一起生产晶片尺寸为7.5平方厘米面积的整个掩模层。CTM捕获连续变化的振幅透射系数映射的值，据此可计算出透射强度。本公开描述了通过迭代地优化整个大区段而不是独立地迭代地优化大区段的图块来按正确构造方式避免拼接问题的方法和系统，如本领域中已知。大区段可以是例如5微米乘以5微米。在大区段是整个掩模的实施方案中，整个掩模避免了拼接问题。
在一些实施方案中，应用技术来识别在随后的迭代中无需精化的图块，直到以其他方式确定为止。在这些情况下，在对整个所提议掩膜进行迭代时，图块中的许多保持不变。这些技术可显著改进计算性能。
在一些实施方案中，通过在每一优化迭代上刷新光晕，利用比本领域已知更小的光晕区。由于相邻图块中的不一致优化，现有技术需要将光晕宽度乘以很可能发生的一样多的迭代或遭受拼接误差。另外，在一些实施方案中，与常规方法和系统相比，通过区域中的一个或两个数量级能够实现更大图块大小。增大图块大小会减小来自光晕区的所处理区域的百分比。更小光晕宽度和更大图块大小的组合减少了光晕区在处理和存储图块时向图块增加的存储器和处理开销的量。
一些实施方案另外利用CTM和目标晶片图案的新颖的、更加有效的数据表示。在这些实施方案中，网格点的稀疏度是现有量度的4倍或5倍，并且每个数据点处存储的数据最少，但表示在正建模的光学系统的精度内是准确的。加在一起，在一些实施方案中，可将用于晶片光刻的光学(193i)投影的整个掩模层的CTM和目标晶片图案存储在当前商业上可行的计算平台的所有计算节点的组合存储器中。当EUV光刻需要ILT时，当时类似的商业上可行的计算平台可存储用于EUV投影的整个掩模层。EUV的ILT需要更高精度，并且因此需要更多存储器来表示数据。在本公开中，为了易于理解，所述讨论使用193i掩模情形，其中整个掩模层被存储在计算平台的集合存储器中并且一起被迭代地优化。即使集合存储器不足以存储整个掩模层，本公开也适用于处理整个掩模层的大区段。在这些实施方案中，整个掩模层的所有图块的CTM和目标晶片图案可贯穿处理整个掩模层始终驻留在存储器中。这避免了耗时的非驻留存储器访问(无论是固态驱动器还是硬盘驱动器)，从而使得能够快速地更新计算节点当中的光晕区。保持大区段所需的存储器容易计算为[(X尺寸/网格间隔)*(Y尺寸/网格间隔)*(每个网格点处的数据大小)。在一些实施方案中，中间结果在图块内的计算持续时间内仅保持在存储器中。
在存储器中始终具有整个掩模层的所有图块的CTM和目标晶片函数样本数组还使得本实施方案能够一次计算整个掩模层的优化迭代，而不是如本领域所进行的彼此独立地优化每个图块。因此，本实施方案以正确构造方式消除拼接问题，并且使用商业上可行的计算平台来有效地计算包括整个掩模层的大区段的CTM。
在一些实施方案中，在RET期间执行某一掩模工艺校正或增强对掩模制造变化的弹性，其中要在光刻工艺中使用掩模以在晶片上形成图案。
在一些实施方案中，以数组形式捕获网格上的平滑函数的采样值，所述平滑函数是连续的可微函数。在一些实施方案中，所预测晶片图案与目标晶片图案的匹配程度表示为平滑函数。此技术消除以下需要：在所预测晶片图案上找出轮廓边缘，然后将它们与目标晶片图案上的轮廓边缘进行比较，而这在大多数现有ILT实现方式中都要进行。
在一些实施方案中，所述工艺可使ILT工艺一直进行到剩下需要进一步优化的区域数足够少的时刻，并且包含此类区域的图块在统计学上很可能充分大，从而优化不会影响图块内的相邻光晕区的那些区域。通过理解此类区域是贯穿设计的情况，在这种阶段设计的重新分块可选择图块大小和区域，包括潜在的非矩形区域或甚至曲线边界以及沿周边的对应光晕区。
在一些实施方案中，在不同优化策略当中可能存在迭代，例如，在以一个策略全部一起优化整个设计的情况下，以及在以另一策略彼此独立地优化图块的情况下。可预设定策略，诸如优化整个设计以实现预设优化迭代数，接着优化图块，直到每个图块满足“成本标准”(这可能命中所允许最大迭代数，或者满足某一质量标准，或者未能充分改进质量标准)，接着再次迭代总体设计以实现另一预设迭代数。在另一实例中，策略可适应于观察掩模设计的状态以及包括改变速率的全局和局部优化进程的某一组标准，并且利用各种策略的优化标准的改变速率随着ILT工艺继续而部署有不同参数和潜在地还有不同分块。
函数样本数组
RET的目标是形成掩膜，使得在假设基板是透明的(或在负性抗蚀剂中是黑暗的)任何情况下基板中的能量低于阈值，在假设基板是黑暗的(或在负性抗蚀剂中是透明的)任何情况下高于阈值，并且在期望位置处穿过阈值过渡。在一些实施方案中，平滑函数用于表示透明区域、黑暗区域和过渡位置。平滑函数是连续的且可微的。在充分精细的网格上捕获平滑函数以在公差内定义函数。在本公开中，表示平滑函数的值的数组应被称为函数样本数组(FSA)，所述函数样本数组是在采样位置处的底层函数的实值或可能地复值的数组。在一些实施方案中，平滑函数被实现为带限函数，其本质上是无限可微的。与理论上无限分量数相反，带限函数是仅包含固定限值内的频率分量的函数。带限函数的性质确定采样率(网格间隔)。本实施方案唯一地认识到，从掩模发出的光以及由基板吸收的能量自然由平滑函数表示。目标晶片图案、所预测晶片图案和CTM被建模为FSA。
利用光学光刻的知识允许选择平滑函数，使得可在比用于现有RET方法粗糙得多的网格上定义精确函数。光刻成像分辨率是基于光刻成像系统的波长和数值孔径。在本实施方案中，FSA网格具有多个网格点，并且所述网格点以网格节距隔开。网格节距可通过以下方式来设定：选择小于光刻成像系统的光刻成像分辨率的过渡距离，以及将过渡距离除以诸如3至6的值；或者可基于预定义边缘布局误差说明来设定。除数的确定因子是当确定函数与阈值交叉之处时所需的精度。这些实施方案的关键在于，平滑函数通过其在网格点处的值被准确地捕获。这意味着可将所预测掩模图案网格点直接与目标掩模图案网格点进行比较，而无需计算掩模图案轮廓的精确位置。以有限样本数准确地表示图案的能力使得能够以比常规方法更少的存储器和更高的速度来计算大图块。这使得能够对测量形状匹配程度的可微成本函数进行快速、精确和分布式计算(这可例如是基于GPU的)。
图2A示出在网格上表示的(x,y)的平滑函数。这种函数f(x，f)的图案的边缘出现在它穿过示出为平面230的阈值的位置。此平面230可被可视化为表面的级别轮廓z＝常数，所述水平轮廓由z＝f(x，y)定义。图2A示出典型平滑函数200以及所述函数与平面230的交点。网格点位置220是网格线210彼此相交的位置。在此实例中，其中0.5是平面230的形状轮廓级别，平滑函数200在目标形状内部的值≥0.5，而在目标形状外的值<0.5。此三维绘图示出根据z方向上的高度的平滑函数，其中所述高度表示在网格点220处的采样值。可在函数样本数组(FSA)中捕获平滑函数200的网格点处的值的集合。图2B的2-D曲线图235示出沿网格线横跨L形图案切割的y平面切片。选择网格间隔237，使得从z＝0至z＝1的函数的过渡239上存在多个网格点。多个网格点确保穿过阈值的函数过渡的位置在公差内。
图2A和图2B中演示的平滑函数可用于表示目标图案和所预测图案。在一些实施方案中，由于目标图案函数和所预测图案函数的平滑特性，可以分析方式计算成本和成本导数。
对于从CTM到目标图案FSA的所有阶段，本实施方案基于光刻成像系统的物理学来形成网格，并且能够可靠地重新采样到更精细网格上。正因如此，本实施方案可以单个计算节点在大区域上工作。此外，本实施方案将诸如用于193i掩模的整个掩模层等极大区域的计算分解成没有拼接伪影的图块。对于掩模版增强技术行业来说，这些可能性并不明显，因为要解决多个绊脚石，诸如没有超精细网格的准确的基于网格的图案表示，以及在运行中可靠地插值到更精细网格。例如，代替如在现有技术中典型地对193i光刻的RET使用1-4nm采样网格，在本实施方案中，可使用10nm刻度的采样网格。网格采样的这种放大在所需存储器方面节省了5倍至100倍或更多。
从输入目标几何形状生成目标晶片图案的FSA。图2C示出在如在以下情况下将出现的三个维度上的样本目标几何形状240：形状内的所有项的值为1并且形状外的所有项的值为0。由于所述表示是无法实现的，因此本实施方案向几何形状应用诸如高斯模糊等低通滤波器以生成图2D的平滑函数250。如通过将从图2D的平滑函数250得到的图案260与图2C的目标几何形状240进行比较所见地仍准确地捕获所述图案260。
使用光刻系统模型从CTM生成所预测晶片图案的FSA。所预测晶片图案FSA被篡改成具有类似于目标图案FSA的特性，诸如形状内的在1附近的值、形状外的在0附近的值，并且这些区之间具有平滑过渡。这种篡改防止所预测图案中的值0.15与透明(或在负性抗蚀剂下是黑暗的)区域中的目标图案中的值0.0不匹配。仅有的关键值是函数穿过阈值过渡的位置。因此，当所预测晶片图案FSA的网格点处的值与目标晶片图案FSA的值匹配时，掩模将在基板上准确地形成期望图案。FSA中的平滑函数表示支持优化值，而无需对目标掩模图案中的边缘位置具有任何明确的了解。
快速傅里叶变换的使用
本实施方案独立于基于以下见解的美国专利号7,856,612：光刻成像系统的物理学高度适应于二维傅里叶(平面波)基础以表示所有数量，因此使快速傅里叶变换(FFT)方法的使用成为有效的计算。利用线性向量空间的机制存在巨大价值，并且本方法通过将CTM表示为一组完全正交的基函数的线性组合来利用此优点。光刻成像的物理学特别适合于2-D傅里叶基础，因为仅具有空间频率f≤f截止的分量(其中f截止是系统分辨率截止)将促成所投影图像。截止取决于照明和投影光学器件的细节，但是对于利用波长λ的准单色光进行部分相干成像以及利用数值孔径NA的成像系统，通常f截止≤2NA/λ。
使用傅里叶基础集合的两个主要益处在于，计算图像所需的卷积现在是傅里叶空间中的简单相乘，并且有效FFT实现方式是通常可用的。可恰好利用光刻成像截止内的低频掩模分量执行最计算密集型优化工作。进一步从光刻成像截止中获得启发，本基于傅里叶的方法的一些实施方案发现在CTM中捕获的被带限为f截止的最优掩模函数。一旦发现所述最优掩膜函数，就可利用CTM在单独工艺中生产可制造的物理掩模。
在一些实施方案中，由于避免了对用于表示带限掩模函数的网格的过度过采样，然后根据计算图案和成本密度的需要将网格插值到更精细的网格，因此获得了效率。首先应呈现带限函数的离散采样及其从这些样本的重构的背景回顾。
如图3(a)所示，考虑带限函数h(x)及其傅里叶变换
FFT直接与样本值一起工作，但将数据计算为在所分析数据的区间之外是周期性的。存在一类函数，对于所述函数，FFT和连续傅里叶变换是相同的(在可能的成比例常数内)，并且因此对于所述函数，中间值的重构将是精确的。在所述类函数中，函数h(x)必须是周期性的，h(x)必须是带限的，采样率必须是h(x)的最大频率分量的至少两倍，并且数据区间必须是h(x)的周期的整数。最后的要求相当于不存在由于周期性边界条件(PBC)的强加所致的不匹配。
来自强加的PBC的值不匹配是从边界一侧到另一侧的值的跳跃。在这些边界附近的重构函数中存在振铃，所述振铃等效于阶梯不连续性的吉布斯现象。与PBC的任何不匹配将表现得完全像采样点之间的中点处的阶梯不连续性一样。图4提供了图示，其示出样本和在方波脉冲的样本值中的突然跳跃附近的傅里叶插值的结果。平滑曲线是与样本一致的带限周期性(在全区间内)函数，并且示出吉布斯现象的振铃特性。
为了减少振铃，一些实施方案利用包络因子来局部化傅里叶插值内核。本文应描述高斯包络因子，但也可使用其他因子。此外，可使用诸如样条函数、多项式函数、有理函数等其他插值方法来代替傅里叶插值。可通过将高斯包络因子exp(-x2/s2)应用到常规sinc(x)内核来局部化傅里叶插值内核，这平滑地且强烈地限制了其范围。本质上，这是图3(d)到图5所示的傅里叶变换对的修改，其中在此实施方案中宽度参数已经被设定为s＝4。此宽度在插值精度与给出完全收敛的结果所需的增加的光晕厚度(即，添加到图块的边界层，如稍后章节中应描述)之间提供权衡。在频率空间中，宽度调整低通滤波器的误差函数滚降的宽度。为了准确地重构最高频率分量，所述函数可被带限到滤波器的单调顶部。使用此方法，逼近是一致的，在于相同范围的样本用于到处插值，并且保留了原始样本点处的值。
图6以图形方式示出在本方法中执行的用于使用高斯局部化插值来重构函数的操作。图6类似于图3，步骤(d)除外。因此，图3(a)、图3(b)、图3(c)和图3(e)的描述适用于图6(a)、图6(b)、图6(c)和图6(e)。在步骤(d)中，低通滤波器是实空间中的lpf(x)＝exp(-x2/s2)sinc(x)和频率空间中的
图7是用于掩模版增强技术的方法的示例性流程图700，其中平滑函数在FSA中被捕获并且用于目标图案以及用于要用于产生目标图案(例如，目标晶片图案)的掩模。例如，流程图700描述了用于将目标晶片图案或所预测晶片图案表示为作为FSA捕获的平滑函数的方法，其中FSA是函数值的数组，所述函数值可以是实数、复数或数字的集合。在步骤710中，输入要在掩模版增强技术中使用的目标图案，诸如图案711。目标图案711可包括如图7所示的设计的许多图案(例如，目标图案711中的单独矩形和正方形图案)，诸如半导体芯片的整个掩模层，或者可以是要被写入表面上的单个图案，诸如图2C所示的单独L形图案。接下来在图7中，在步骤720中计算目标图案的目标图案FSA。在一些实施方案中，在步骤720中生成目标图案FSA可包括对目标图案应用低通滤波器。目标图案函数在图7中图示地表示为函数721，其中与目标图案711相比，函数721是轻微模糊的。目标图案函数721被带限到低通滤波器的带宽，并且在具有第一采样率的图案网格上被采样，所述第一采样率可以是低通滤波器的带宽的至少两倍。可设定低通滤波器带宽以维持边缘位置并且允许拐角的倒圆与光刻系统特性或设置有目标图案的规格相一致。
在步骤730中，计算CTM 731。可利用第一猜想来初始化CTM 731，所述第一猜想诸如常数值、应用到目标图案的低通滤波器、先前确定的CTM(例如，先前计算的初步结果)或通过其他方式获得的低通滤波掩模(例如，当解决现有掩模设计中的热光斑或检查由另一系统提供的解时)。
在步骤740中，从CTM和系统模型计算出所预测图案FSA(表示所预测晶片图案)。
在步骤750中，将目标图案FSA与针对CTM计算的所预测图案FSA进行比较。目标图案FSA和所预测图案FSA的比较使用图案网格的网格点。所述比较可包括使用目标图案函数和所预测图案函数来计算成本密度函数。可使用CTM、光刻成像系统模型和抗蚀剂工艺模型来生成所预测图案函数(FSA)。
图8A-8B提供关于生成本实施方案的FSA(诸如目标掩模图案)的平滑函数的细节。为简单起见，所述图以1-D示出，其中x轴表示空间位置，并且y轴表示平滑函数的值。平滑函数是通过与低通滤波器卷积而生成的，所述卷积也可被描述为应用模糊。图8A具有示出平滑的目标图案表示的三条曲线。曲线810是理想的目标图案，在此实例中，所述曲线810在空间位置x＝+0.5和-0.5处具有边缘。曲线820是在向曲线810应用(1/e)宽度w＝1/10的高斯模糊之后的结果，并且曲线830是在利用(1/e)宽度＝1/3的更宽高斯使曲线810模糊之后的结果。应注意，所有曲线810、820和830在y值0.5的理想边缘位置处相交，这是在此示例性实施方案中对形状内指示的y值任意选择值1并且对形状外的y值选择0的结果。除非任何其他考虑，否则几何目标形状可因此表示为y值0.5的平滑曲线的轮廓。高斯模糊意味着曲线在空间频率上受到有效限制；实际上，模糊将频谱乘以高斯1/e宽度(1/πw)，以频率为单位。定义高斯滤波器带宽的20dB衰减标准对应于通过从大约0至大约1的平滑边缘过渡使用3至4个采样点来几乎完美地捕获平滑曲线820和830。
图8B的绘图示出图案如何以最平滑的表示来保持(模糊宽度1/3)但是接着通过软取阈函数运行模糊曲线的y值被锐化到非常类似于模糊宽度1/10(曲线820)的程度。结果是曲线832，其看起来几乎恰好像图8A的曲线820的更窄模糊的结果一样并且在远离边缘的全值处是单调的。这有利于在没有常规方法使用的明确追求轮廓的情况下进行比较。使用此模糊技术，本方法可采用在风格上类似于模糊1/10曲线(曲线820)或锐化模糊1/3曲线(曲线832)的两条曲线之间的差异以检查两个图案之间的不匹配程度。
优化CTM
本实施方案利用对所提议解进行迭代直到实现期望结果的优化技术。所提议解作为CTM捕获。通过比较所预测图案和目标设计图案的FSA来确定合意性的量度。FSA的比较涉及可能在一定公差内比较表示两个函数的等效网格点处的值。所描述的工艺的目标是将成本尽可能减少到接近于0。其他技术有可能使用不同成本指标进行收敛。
图9A是用于掩模版增强技术的方法的示例性流程图900，其中FSA用于涉及在晶片上生成目标图案的掩模的所有步骤。在步骤910中，输入诸如用于晶片光刻的基板光刻系统模型。基板光刻系统模型包括光学模型、EUV模型或其他光刻系统模型、抗蚀剂工艺模型以及预测基板上的由掩模所得的印刷图案所需的任何其他模型中的一者或多者。基板光刻系统模型中所包括的模型可能是复杂的、物理上准确的模型、更简单的经验模型、或者根据规格的任何其他级别的模型，包括移除其对最终结果的大部分或全部效应的空值模型。基板成像系统模型可包括诸如波长、照明图案、数值孔径、折射指数等参数。
步骤920包括使用基板光刻工艺输入要在基板上形成的目标图案，所述目标图案在设计区域内。在一些实施方案中，目标图案包括晶片上的多个图案，并且设计区域包括半导体芯片的掩模层的大区段，诸如整个掩模层。在步骤920中，在本公开的一些实施方案中，可执行目标图案的特定几何操纵。例如，可在步骤930及后续步骤中的优化步骤之前预先计算考虑到在基板的处理期间的蚀刻效应的边缘偏置。
在步骤930中，计算诸如目标晶片图案等目标图案的目标图案FSA。在一些实施方案中，目标图案函数的计算包括将低通滤波器(也可被称为模糊)应用到目标图案，如关于图8A所描述。低通滤波器可例如是高斯或在空间和频率上很好地局部化的任何其他滤波器。
在步骤940中，如关于图7的步骤730所解释，计算CTM(即，所提议掩模)。
在步骤950中，使用基板光刻系统模型来计算将由CTM在基板上产生的所预测图案FSA。在一些实施方案中，所预测图案FSA的计算(例如，所预测抗蚀剂图案函数)可包括使用基板成像系统模型从CTM计算所投影图像函数。接着，使用所投影掩模图像FSA和抗蚀剂工艺模型来计算由所投影图像函数产生的所预测图案FSA。所投影图像函数的计算可根据计算方法或所投影图像的后续使用的需要而利用局部化傅里叶插值法转到更精细的网格。
在步骤960中，使用目标掩模图案FSA和所预测掩模图案FSA来计算成本，并且还计算成本关于CTM的函数导数。所述成本可以是例如总成本。所述成本可由平滑函数表示。在一些实施方案中，成本可以是全局成本数据，其可包括例如局部部分成本、成本密度和成本梯度。在一些实施方案中，函数导数的计算考虑了在围绕设计区域的边界区域中的相邻图案信息。在一些实现方式中，成本的计算包括：使用目标图案函数和所预测抗蚀剂图案函数来计算成本密度函数；以及在设计区域上对成本密度函数进行积分。成本密度函数的计算可包括目标图案函数与所预测抗蚀剂图案函数之间的平方差、这些差的绝对值、或产生正值的任何公式，这些正值在图案匹配时趋于零，而在图案不匹配时趋于更大数字。这些成本密度值也可根据设置有目标图案或从目标图案导出的其他信息进行加权。例如，权重可用于强调拟合边缘和不强调匹配拐角。
在步骤970中，将成本和函数导数与成本标准进行比较。换句话说，此比较确定所预测图案与期望图案之间的不匹配。成本标准可包括将成本收敛到在最小值附近的值，或最小化函数导数或其分量的量级。也就是说，当进一步迭代与先前解之间的变化不超过特定量时，可认为满足成本标准。在一些实施方案中，成本标准可包括评估成本密度函数的值在设计区域上的分布。成本标准也可被定义为不匹配的量，例如指定可接受量，诸如几何值或百分比。
应注意，在流程图900中，变型是可能的。例如，步骤910和920可顺序地互换。在本公开的一些实施方案中，步骤930可以是空值步骤。步骤940和950可组合成一个步骤。在步骤960和970中，计算导数是任选的。可在步骤960和970中进行其他计算以帮助对CTM进行迭代。
在一些方法中，通过在步骤935中将软取阈函数应用到目标图案函数以锐化目标图案函数的边缘，可在计算步骤960的成本之前生成具有更多不同边缘的目标图案函数。此取阈在图8B中示出。软取阈将所编码图案转变成更高分辨率函数，这些函数与边缘过渡毫无区别，因此给予轮廓更多权重而无需直接确定所述轮廓。与用于进行比较时相比，这允许以更低的网格分辨率来存储目标图案函数。在任何应用的锐化和所预测抗蚀剂图案函数之后，使用目标图案FSA在步骤960中计算成本，诸如总成本。
在对目标图案FSA进行取阈的实例中，通过以下方式生成步骤930中的目标图案FSA：对目标图案应用低通滤波器，使得目标图案函数被带限到低通滤波器的带宽。在具有可等于或高于所述带宽的奈奎斯特速率的第一采样率的第一图案网格上对目标图案函数进行采样，并且在具有高于第一采样率的第二采样率的第二图案网格上对在步骤935中生成的所取阈目标图案函数进行采样。软取阈函数可以是例如使目标图案中的最小值与最大值之间的过渡锐化的S形函数。例如，所取阈目标图案函数的斜率可在目标图案中的最小值与最大值之间的过渡时增大，从而锐化目标图案函数的边缘。
软取阈使得函数能够更紧密地符合所预测抗蚀剂图案函数的结果。可将软取阈实现为将0映射到“0”(软范围)，将1映射到“1”，将阈值映射到阈值(例如1/2至“1/2”)；并且可基于高斯误差函数、双曲正切或本领域的普通技术人员之一可设计的任何其他S形函数来实现为平滑的、单调增加的切换函数。在一些实施方案中，此第一软取阈函数也可应用到所预测抗蚀剂图案函数以生成用于与目标图案进行比较的第二所预测抗蚀剂图案函数。
返回图9A的步骤970，如果不满足成本标准，则所述方法如由步骤980所指示通过以下方式进行迭代：在步骤990中修正CTM以减少成本，使用成本的函数导数以提供关于如何修正掩模的方向。这将使用导数计算，并且使用任何合适的算法(诸如共轭梯度)来挑选“方向”以从当前掩膜参数移动以降低成本。可在此工艺或梯度分量或在这两者中明确地使用成本或对成本的局部贡献。在一些实施方案中，步骤960包括计算掩模形状的印刷适性和对要用作优化成本的一部分的制造可变性的弹性。在CTM的特定阈值或多个CTM阈值下CTM的大小、间隔和斜率是这种成本中的分量的实例。接着，如循环“A”所指示，将重复步骤950、960、970、980和990，直到满足成本标准为止。每次迭代对CTM进行修正除函数导数外还应考虑其他因子，诸如先前计算的解的历史数据。接着，在步骤995中输出最终CTM。接着，可将CTM数据“公认化(legalize)”成更可靠地可制造掩模图案。在一些实施方案中，步骤995包括单独步骤以产生更可靠地可制造掩模。这种步骤的实例是迫使所有形状和间隔“快动”以遵守规定的最小值。通过在步骤960中的优化循环期间将这些因子结合为成本，快动的量将可忽略不计，其中对所预测图案FSA中的所得质量的影响可忽略不计。这些掩模图案还可被进一步处理以结合掩模制造效应的某一MPC，诸如掩膜蚀刻偏置。步骤995可包括所有MPC。公认化步骤的输出可呈数据形式以驱动eBeam机器，诸如直接从CTM生成暴露指令。
图9B提供流程图900中所描述的步骤的实例图示。目标图案几何形状921是在步骤920中输入的目标图案的实例，其中在此实施方案中目标图案几何形状921包括若干矩形形状。目标晶片图案FSA 931对应于在步骤930中生成的目标函数。在步骤940中生成初始CTM941，并且在步骤950中由初始CTM 941产生所预测图案FSA 951A。图951将所预测图案FSA951A示出为开放曲线形状，并且将目标晶片图案FSA 951B示出为交叉阴影形状。如951中所示，在步骤960中使用所预测图案FSA 951A与目标晶片图案FSA 951B之间的差异来计算成本和成本的函数导数。如果在步骤970和980中不满足成本标准，则在步骤990中计算修正的(改进的)CTM 991。接着，迭代循环A，其中在步骤950中使用改进的CTM 991计算修正的所预测图案FSA。类似于图951，图952示出修正的所预测图案FSA 952A与目标晶片图案FSA 952B之间的差异。无法看见任何开放形状，这指示修正的(和改进的)所预测图案FSA 952A充分接近目标晶片图案FSA 952B，使得在图951中差异不可见。改进的所预测图案FSA 952A与目标晶片图案FSA 952B之间的差异用于确定是否满足成本标准。应注意，在图9B中，将函数描绘为几何形状的常规轮廓，其中在此实例中以抗蚀剂暴露阈值水平示出轮廓。这些轮廓示出使用本方法如何改进图案形状。然而，如贯穿本公开所解释，本方法的一些实施方案使用FSA来执行计算而不是与几何轮廓一起工作。
分布式处理
本实施方案的方面是如在规则网格上捕获的作为FSA的数据表示的组合，这可有效地从分布式过程的每个过程递送和接收数据。
如先前所陈述，在一些实施方案中，用于整个掩模层的整个CTM和目标掩模图案被保持在存储器中。为了预测CTM的掩模图案并且将所预测晶片图案与目标晶片图案进行比较，本实施方案将设计分解成图块。尽管应根据CTM描述通过分布式处理优化整个设计的本实施方案，但是这些实施方案还可应用到除本文所描述的CTM之外的所提议掩模的类型。
当在整个图案的具体图块上执行计算时，可以更高的速率对FSA的区段进行采样。例如，可将图案划分成多个图块，并且在分布式过程中执行对多个图块的计算。分布式过程独立操作，并且许多过程可同时运行。在计算集群的节点上并行处理多个图块。在多个图块中的任何图块中，CTM和目标掩膜图案FSA以设计宽的网格间隔递送，但是当需要更详细的计算时，可以任何间隔计算FSA的值。分布式过程的结果在设计宽的网格间隔上返回。也就是说，当对特定图块执行计算时，可提高采样率以进行更高分辨率计算，但是在整个图案的计算期间，不需要将FSA的另外值(更高采样率)存储在存储器中。这节省了存储器，并且使得能够在分布式过程中计算整个掩膜层。可通过以下方式执行上采样：经由FFT算法进行离散傅里叶变换；经由周期性扩展将变换扩展到对应于更高采样率的更高频率；将结果乘以对应于实空间中理想滤波器乘以局部高斯的频率空间中的低通滤波器；并且经由FFT算法应用离散傅里叶逆变换。通过向图块的边界添加更多图块，可将图块之间的拼接误差减少到消除点，使得不匹配发生在远离图块边缘的规定数量的高斯宽度处。上文描述了高斯局部化因子的使用，但是如本领域的技术人员已知的那样，限制空间范围的其他形式可能是合适的。采样率也被设定成高于奈奎斯特最小速率，使得函数带宽在频率空间中留在滤波器的单调部分内并且达到规定的精度。
由于常规网格结构计算，本方法实现了图形处理单元(GPU)加速。因为可同时处理许多网格，所以FSA有益于GPU计算。计算涉及单指令、多数据(SIMD)操作，其中并没有追求轮廓。精确函数重采样经由高度优化的FFT实现。由于数据传输时间的减少，因此大大减少了GPU计算时间，原因是需要保持在存储器中的网格样本数据量是基于仅使用精确地表示函数所必要的最粗糙网格。到/从GPU的数据传输的最小化之所以重要的原因是因为GPU的计算速度极快，但通常受到其数据传输速率的限制。与常规方法相比，本方法可将可适合给定存储器大小的图块的面积增加30至100倍，其中对应开销减少了5倍至10倍，图块之间的接缝减小了5倍至10倍。
经由FFT使用局部化傅里叶插值法和将不匹配边界的效应约束到指定距离的局部化函数允许计算在任何最适当的分辨率网格上操作，并且仅将通过优化而保留的数量存储在其最小网格上。不这样做的话，就无法满足整个掩模层的存储器需求。本方法的另一益处在于，成本函数及其导数的计算使用充分重叠的大图块进行分布，以允许光刻成像接近范围和局部化傅里叶插值范围，同时仍优化整个掩膜层内的所有掩膜参数而不是一个图块接一个图块地进行拼接。
使用与光晕一起变成图块的分解，可执行每个图块对成本函数和导数的贡献的独立评估，并且由于存储器效率的原因，带限平滑函数的益处允许单个节点保持大设计区域的值。分块还诸如使用GPU实现计算加速，所述计算加速可根据需要由来自FFT的基于网格的常规计算和杠杆效应进一步实现。图块的独立评估还意味着可首先使用多个节点来处置甚至更大的设计区域(这是弱成比例，这是在类似时间量中针对更大的问题大小进行计算)，并且其次实现图块评估的更加并行的执行(这是强成比例，这发生在使更多函数单元适应固定问题大小的同时对应减少计算时间时)。
优化整个设计
图10A是用于RET的常规分布式计算的示例性流程图1000，而图10B是在本方法可能的全局水平上用于掩模版增强技术的分布式计算的示例性流程图1001。如应关于图10B所描述，本方法在掩模层的大区段(诸如整个掩模层)的优化上迭代，而不是分开在每个图块的优化上迭代，如在图10A的现有技术实例中所描绘。在图10A的常规方法的步骤1010中，表示设计和掩模。在步骤1020中，将掩模划分成图块。在步骤1030a/b...n中单独迭代每个图块与其大光晕区，其中在步骤1030a/b…n中计算成本和导数，并且如果在步骤1050a/b…n中成本不满足成本标准，则在步骤1060a/b…n中修改每个图块的所提议掩膜。在已经优化每个图块之后，在步骤1070中从图块组装掩模。因此，在常规方法中，将设计分解成图块，并且单独图块经历优化循环；接着将大区域的全设计从图块中往回组装在一起。所有现有技术系统的众所周知的问题是拼接。
在用于掩模版增强技术的本方法的图10B中，整个设计在优化循环上迭代。在每一循环迭代中，从相邻图块刷新每个图块的光晕的数据。因此，在由相邻图块处理的数据中将不存在差异。在流程图1001的步骤1011中，输入整个目标晶片图案，并且准备诸如连续色调掩模(CTM)等所提议掩模。在一些实施方案中，目标晶片图案和所提议掩模可表示为函数样本数组。整个目标晶片图案的设计可以是例如芯片设计的整个掩模层。目标晶片图案跨越整个设计区域。步骤1011对应于图9A的步骤920、930和940。在步骤1021中，将整个设计区域划分成多个“N”图块。如由图10B中的循环“B”所指示，迭代整个设计区域的诸如CTM等所提议掩模，其中在迭代中，每个图块独立于任何其他图块进行计算。步骤1031a、1031b至1031n中的每个图块及其光晕区的计算包括针对每个图块计算成本和导数数据。步骤1031a/b…n对应于图9A的步骤950和960。成本和导数数据是基于将目标设计与将由所提议掩模(例如，CTM)产生的所预测设计进行比较。在分布式过程中计算所有图块。
每次迭代还包括步骤1041：收集多个图块中的所有图块的成本和导数数据以计算成本。在一些实施方案中，所收集成本包括用于如在步骤960中所论述的掩模的可靠可制造性的成本。如果在步骤1051中成本不满足成本标准，则在步骤1061中使用成本和导数数据来修改所提议掩模。步骤1051对应于图9A的步骤970和980，并且步骤1061对应于图9A的步骤990。接着如由循环B所指示迭代所述过程。在步骤1091中，在已经确定成本满足成本标准之后，将所提议掩模转换成被输出的形状。对于MPC，对掩膜形状的进一步处理以实现掩模的可靠制造或实现如步骤995中所描述的格式输出适用于步骤1091。图10B中所描绘的过程的变型包括：(1)在一些迭代中，不优化已满足优化标准并且已知其光晕区尚未改变的图块；(2)在已经满足标准(诸如多个图块满足优化标准或已经执行多次迭代)之后对设计和/或所提议掩膜进行重新分块；(3)对迭代中的一些使用不同优化技术；(4)在继续优化整个设计之前，仅优化对于数次迭代具有高成本的图块。
在示例性实施方案中，目标晶片图案或所预测晶片图案表示为作为函数样本数组(FSA)捕获的平滑函数，其中所述FSA是函数值的数组，所述函数值可以是实数、复数或数字的集合。提供CTM，其中所述CTM用于产生所预测晶片图案，所预测晶片图案跨越整个设计区域。在一些实施方案中，整个设计被划分成多个图块，并且迭代整个设计区域的CTM，直到CTM满足产生目标晶片图案的标准为止。每次迭代包括针对图块的至少一个子集(诸如一个图块，或需要优化的两个或更多个图块)计算所预测晶片图案，并且所述子集中的所有图块都在下一迭代之前被计算。在一些实施方案中，迭代可包括针对每个图块进行计算，其中所有图块都在下一迭代之前被计算。在一些实施方案中，计算是在计算平台上执行的，所述计算平台具有计算平台的所有计算节点的集合总存储器，其中集合总存储器在所有迭代过程中保持目标晶片图案和整个设计区域的CTM。在一些实施方案中，所预测晶片图案的计算还包括计算成本和导数数据，所述成本和导数数据是基于将所预测晶片图案与目标晶片图案进行比较；以及使用成本和导数数据来更新所述图块的CTM。成本也可表示为平滑函数，其中成本的平滑函数可不同于目标晶片图案、所预测晶片图案或CTM的平滑函数。在本公开中，成本也可被称为成本函数。在一些实施方案中，CTM表示为作为函数样本数组(FSA)捕获的平滑函数，其中所述FSA是函数值的数组，所述函数值可以是实数、复数或数字的集合。CTM的FSA可不同于目标晶片图案或所预测晶片图案的FSA。例如，目标晶片图案可由第一FSA表示，并且CTM可表示为第二FSA。
在一些实施方案中，每个图块具有围绕图块的光晕区；所述计算是针对每一图块及其光晕区计算的；并且每次迭代还包括：在计算所预测晶片图案之后，更新图块的子集中的单独图块的CTM；以及使用单独图块的所更新CTM来更新与单独图块相邻的图块的光晕区。在特定实施方案中，多个图块中的图块的光晕区具有围绕图块的厚度，所述厚度小至用于RET的基板光刻系统的光刻成像接近范围截止的1.5至4倍。
在一些实施方案中，每一图块的计算是在由图形处理单元加速的计算节点上执行的。在一些实施方案中，将目标晶片图案表示为FSA包括对目标晶片图案应用低通滤波器。在一些实施方案中，目标晶片图案的FSA被带限到基板光刻系统的空间频率截止，并且任选地可在满足奈奎斯特标准的网格上采样。在一些实施方案中，目标晶片图案是针对半导体芯片的掩模层。
在其他示例性实施方案中，一种用于RET的方法包括：输入目标晶片图案，所述目标晶片图案跨越整个设计区域。将整个设计区域划分成多个图块，每个图块具有围绕图块的光晕区。迭代整个设计区域的所提议掩模(其可以是CTM)，直到所提议掩模(例如，CTM)满足产生目标晶片图案的标准为止。每次迭代包括针对所述多个图块的子集计算所预测晶片图案，所述子集具有所述多个图块中的两个至所有图块，其中所述计算是针对所述子集中的每个图块及其光晕区执行的。每次迭代还包括更新所述图块的所提议掩膜，其中针对子集的所有计算都在下一迭代之前被计算。子集可包括多个图块中的两个或更多个图块，诸如多达所有图块。例如，需要进一步优化或尚未超过特定迭代次数的图块可包括在用于针对所述迭代进行计算的子集中。已经满足优化标准或已经迭代特定次数的其他图块无需包括在每一迭代中。
在一些实施方案中，所预测晶片图案是连续色调掩膜(CTM)，并且CTM表示为作为函数样本数组(FSA)捕获的平滑函数，其中所述FSA是函数值的数组，所述函数值诸如实数值、复数或数字的集合。函数值表征所述网格点处的掩膜值。
在图10B的方法的一些实施方案中，可以不同于CTM的某种方式来表示所提议掩模。例如，所提议掩模可以是具有旨在产生图案的几何形状的可修改掩模，其中每个形状的边缘可在目标图案边缘附近被分解和操纵。
在一些实施方案中，目标晶片图案或所预测晶片图案表示为作为函数样本数组(FSA)捕获的平滑函数，其中所述FSA是实数值、复数或数字的集合的数组。
在一些实施方案中，目标晶片图案表示为作为函数样本数组(FSA)捕获的平滑函数，其中所述FSA是实数值、复数或数字的集合的数组。函数值表征所述网格点处的目标晶片图案值。将目标晶片图案表示为FSA包括对目标晶片图案应用低通滤波器。目标晶片图案的FSA可被带限到基板光刻系统的空间频率截止，并且在满足奈奎斯特标准的网格上采样。
在一些实施方案中，针对每个图块的计算还包括计算成本和导数数据，所述成本和所述导数数据是基于将所预测晶片图案与目标晶片图案进行比较，其中所述成本也表示为平滑函数。在一些实施方案中，每次迭代还包括使用多个图块中的单个图块的所更新提议掩模来更新与单独图块相邻的图块的光晕区。在一些实施方案中，计算是在计算平台上执行的，所述计算平台具有计算平台的所有计算节点的集合总存储器，其中集合总存储器在所有迭代过程中保持目标晶片图案和整个设计区域的所提议掩膜。
分解和边界条件
FFT暗示强加了周期性边界条件(PBC)，必须解决所述周期性边界条件以成功地使用FFT。基板投影模型的空间定位意味着通过向正在工作的区域添加相邻掩模区域的光晕，可使PBC几乎无害，使得卷积结果在原始区中是正确的。描述基底投影模型的滤波器内核在频率上实际被严格带限，但至少在考虑其权重的情况下，它们的效应在空间上也被很好地定位。这与“光刻成像接近效应”的思想一致。光刻成像接近范围截止之外的掩膜值r截止≈5-10λ/NA不影响区域中印刷的内容；因此，当通过添加相邻掩模区域和值的光晕在区域内计算时，可避免PBC的大多数问题。
为了正确地计算区中的所投影图像，深度为r截止的周围光晕(边界层)中需要掩膜值。值r截止是空间定位距离。这在具有光晕区1100的图块的图11A中示出，其中将厚度r截止的第一边界层(光晕)1100添加到图块1120实现了图像强度的计算。中心图像计算区(图块1120)中的掩膜值的改变将影响所述区加第一光晕区域上的图像。这是因为光能在区域上传播。通过掩模的具体部分投射的光将在附近的基板上传送能量。大量能量被投射的距离确定光晕距离。因此，为了获得用于改变中心区(图块1120)中的掩模值的成本改变，需要将图像校正到第一光晕1110并且包括第一光晕1110。在本方法中，通过添加掩模值的第二扩展的光晕区1130来实现此条件，如图11B所示。在图11B中，添加第二光晕区1130在扩展的中心区(具有第一光晕1110的图块1120)中获得正确的图像值，这继而允许中心区(图块1120)内的掩模值的函数导数的正确计算。
如果正计算的区域的边界是整个图层的外部边界中的一个，则应添加要优化的新掩膜区域的光晕，并且另一应添加的是诸如完全透射或阻挡的期望掩膜边界值。要优化的新掩膜区域将允许本图案表示建模方法向在边缘附近的布局添加亚分辨率辅助特征(SRAF)，并且其在此区域中的目标将是不印刷任何内容。
如果一切都在所需的最精细网格上表示，那么一切都很好，除潜在的繁重存储需求之外。可用于避免没有限制的过采样的标准傅里叶插值由于PBC而引起新的纹波问题。例如用以从掩膜或图像网格重新采样到更精细成本函数网格的傅里叶插值仍然是一个问题，因为它本质上是固有非局部的。由于PBC所致的任何不匹配将导致仅衰减为1/R的纹波，其中R是与边界的距离。必须找到解来减轻纹波，或者必须将掩模过采样到成本函数网格，这将存储所述掩膜所需的存储器的量增加了一个或两个数量级或更多。如先前所论述，本公开的实施方案通过应用局部滤波器(诸如具有高斯包络因子的理想低通滤波器)来解决此重采样问题。
无需解的拼接的分解
分布式计算策略存在两个主要的数据分布选项以利用足够的计算能力和存储器来处置构造带限连续色调掩膜(CTM)：1-D条带分解或2-D图块分解。1-D分解使得2-D FFT操作本身能够并行化。本方法实现2-D分解，但是不会像常规方法那样导致拼接问题。
1-D分解需要许多存储器，并且在非常大的数组上计算FFT可能存在算术精度问题。跨多个图形处理单元(GPU)、中央处理器(CPU)和计算节点的整个掩膜层的1-D分解旨在允许2-D FFT在掩膜层上并行化。此分解的“计算单元”本质上是整个掩模层，原因是一切都将像立刻处置一样进行。具体地，在释放其存储之前，将针对整个掩膜层计算并保持用于改进CTM所需的任何临时数量。立刻计算整个掩模层，从而可能不会存在拼接问题。
2-D FFT操作涉及沿一条轴线进行所有1-D FFT，然后沿另一条轴线进行所有1-DFFT。因此，利用条带分解，首先完成所有局部1-D FFT(沿着每个条带的长度)，执行通信步骤以改变分解轴线，然后进行沿着(现在是局部的)第二轴线的所有1-D FFT。
在利用许多2-D FFT以及其他计算来执行的情况下，有机会建立流水线，所述流水线利用重叠计算来隐藏大多数通信开销。主要挑战是用以在精细网格上保持整个掩模层的中间数量的存储，以及在非常大的数组上计算当计算FFT时可能的精度问题。跨整个掩模层进行计算的一个主要优点在于不会将条带往回拼接在一起，因此完全避免了困扰最简单的2-D分解方法的拼接问题。
在本公开中，2-D分块分解不会立刻直接处置整个掩模层，但实现了相同效应并且没有任何拼接。2-D分解将所有计算局部化到图块(加上其光晕)，因此这是计算单元。在一些实施方案中，可单独地完全计算关于每个图块的掩膜值的对总成本和成本的导数的贡献。像成本密度的精细网格数量是临时的，并且只需要足够的存储器来容纳当前正工作的多个图块的临时值。当已经计算出所有图块的能量和导数后，净结果将像整个掩膜层作为一个单元进行处置一样，但整体无需存储中间值，除非合乎希望的是向误差恢复或调试提供检查点。
在此点处可跨整个掩模层进行优化步骤，之后是通信阶段，以更新用于下一迭代的每个相邻图块的光晕数据。更新可涉及通过存储器共享、本地复制、通过分布式系统中的消息传递或通过其他方式与相邻图块交换图块数据，并且在用于相邻图块的存储器是包含两个图块的数组的相邻子数组时可能不是必要的。
在一些实施方案中，选择每个图块以允许所有其本地计算驻留在单个节点GPU中，同时允许GPU计算的流水线以及去往和来自主存储器的数据传输。根据速度、存储器和精度的需要，可在双精度、单精度、半精度或其他浮点精度下或以各种整数格式来执行计算。
本方法使得能够在非常大的领域内进行无缝优化，并且当插值时有效地消除PBC不匹配的影响，因此实现用于2-D并行分解的可行方法，其中每个图块是计算单元，其中临时存储需求局限于那些图块被同时处置，其中整个掩膜层被一起优化，并且其中在优化的同时不断进行的存储需求涉及用于带限掩膜的网格上的少数数量。
1-D实例在图12中呈现，其示出对长期数据进行插值，诸如高斯局部化插值，所述长期数据被处置为在其光晕区中重叠的四个线性邻接的图块。底层曲线是在1024个采样点处评估的正弦曲线的十三个周期，并且所用高斯宽度参数是s＝4个样本。数据被分解成四个相等大小的图块，其中具有十六个样本的重叠光晕。在图12(a)中示出四个邻接的图块，每个图块具有它们的光晕，并且具有到精细10倍的网格上的常规傅里叶插值。应注意图块的光晕区中的每条曲线的末端处的振铃。从中央图块区重新组装的曲线在图12(b)中示出用于常规傅里叶插值和高斯局部化傅里叶插值两者。曲线之间的差异太小，以至于在此刻度下无法看见。为了进一步研究，在图12(c)中绘制了重新组装的傅里叶插值曲线与理想正弦曲线之间的差异。差异在图块边界处达到1％水平，并且示出到每个图块的中心中的较长范围。相反，图12(d)中所示的高斯局部化傅里叶插值的差异在图块边界处仅部分地达到109，然后从这里快速地极大衰减。
计算系统
可使用具有适当计算机软件作为计算装置的通用计算机来实现本公开中所描述的计算和处理步骤。也可并行地使用多个计算机或处理器核心。在一些实施方案中，与使用通用计算机或处理器核心相比，单次使用或多次使用的专用硬件装置可用于以更快的速度执行一个或多个步骤的计算。在某些实施方案中，专用硬件装置可以是图形处理单元(GPU)。在其他实施方案中，其他专用硬件装置也可用作协处理器，诸如数字信号处理器(DSP)、张量处理单元(TPU)、现场可编程门阵列(FPGA)或应用专用集成电路(ASIC)。
图13是可用于执行本公开中所描述的计算的计算硬件装置1300的实例的框图。计算硬件装置1300包括中央处理单元(CPU)1302与附加的主存储器1304。CPU 1302可包括例如八个处理核心，由此增强计算机软件的多线程的任何部分的性能。主存储器1304的大小可以是例如64G字节。CPU 1302连接到周边部件互连高速(PCIe)总线1320。图形处理单元(GPU)1314也可连接到PCIe总线1320。在计算硬件装置1300中，GPU 1314可连接到或可不连接到诸如视频监视器等图形输出装置。如果未连接到图形输出装置，则GPU 1314可纯粹用作高速并行计算引擎。与使用CPU 1302进行所有计算相比，通过将GPU 1314用于计算的一部分，计算软件可获得显著更高的性能。CPU 1302经由PCIe总线1320与GPU 1314通信。在其他实施方案(未示出)中，GPU 1314可与CPU 1302集成，而不是连接到PCIe总线1320。磁盘控制器1308也可附接到PCIe总线1320，其中例如两个磁盘1310连接到磁盘控制器1308。最后，局域网(LAN)控制器1312也可附接到PCIe总线，并且提供到其他计算机的千兆以太网(GbE)连接。在一些实施方案中，计算机软件和/或设计数据存储在磁盘1310上。在其他实施方案中，可经由GbE以太网或诸如Infiniband等其他连接方案从其他计算机或文件服务硬件访问计算机程序或设计数据中的任一者或者计算机程序和设计数据两者。
图14是用于执行本实施方案的计算的系统的另一实施方案。系统1400也可被称为计算设计平台(CDP)，并且包括主节点1410、任选查看节点1420、任选网络文件系统1430和启用GPU的节点1440。查看节点1420可不存在或实际上仅具有一个节点，或者可具有其他数量的节点。启用GPU的节点1440可包括一个或多个启用GPU的节点。每个启用GPU的节点1440可以是例如GPU、CPU、成对的GPU和CPU、用于CPU的多个GPU、或GPU和CPU的其他组合。GPU和/或CPU可在单个芯片上，诸如具有由所述芯片上的GPU加速的CPU的GPU芯片，或者具有使CPU加速的GPU的CPU芯片。GPU可被其他协处理器取代。
主节点1410和查看节点1420可经由交换机和诸如网络1450、1452和1454等高速网络连接到网络文件系统1430和启用GPU的节点1440。在示例性实施方案中，网络1450可以是56Gbps网络，1452可以是1Gbps网络，并且1454可以是管理网络。在各种实施方案中，可存在更少或更多数量的这些网络，并且可存在诸如高速和低速等网络类型的各种组合。主节点1410控制CDP 1400。外部系统可从外部网络1460连接到主节点1410。在一些实施方案中，作业是从外部系统启动的。在启动作业之前，将作业的数据加载到网络文件系统1430上，并且使用程序来在启用GPU的节点1440上调度和监视任务。可经由诸如查看节点1420等图形界面或由主节点1410上的用户来看见作业的进程。使用脚本在CPU上执行任务，所述脚本在CPU上运行适当的可执行文件。可执行文件连接到GPU，运行各种计算任务，然后与GPU断开连接。主节点1410还可用于禁用任何失效的启用GPU的节点1440，然后像所述节点不存在一样进行操作。
在一些实施方案中，一种用于掩模版增强技术的系统包括计算机处理器，所述计算机处理器被配置来接收要在掩模版增强技术中使用的目标晶片图案；以及计算目标晶片图案的函数样本数组(FSA)，所述目标晶片图案的所述FSA是平滑函数。计算机处理器被进一步配置来计算连续色调掩膜(CTM)，其中所述CTM表示为作函数样本数组(FSA)捕获的平滑函数；以及将目标晶片图案与由CTM产生的所预测晶片图案进行比较。在另外的实施方案中，目标晶片图案被划分成多个图块，并且计算机处理器被进一步配置来针对多个图块中的每个图块计算成本和导数数据，所述多个图块的计算是在分布式过程中执行的。成本和导数数据是基于将目标晶片图案与由CTM产生的所预测晶片图案进行比较。
在一般实施方案中，所述系统是计算机处理器，在一些实施方案中，所述计算机处理器可包括图形处理单元或用于执行分布式计算(诸如并行处理)的其他协处理器。在一些实施方案中，图形处理单元或其他协处理器可被配置来彼此互连以进行快速通信。所述计算机处理器被配置来接收要在掩模版增强技术中使用的目标图案，并且生成目标图案的目标图案函数，其中所述目标图案函数是FSA。所述计算机处理器被进一步配置来生成CTM，并且将目标图案函数与由CTM产生的所预测图案函数进行比较。CTM是平滑函数。
公认化
在本公开中，CTM可被转换成可靠地可制造掩模。可对CTM(即，所提议掩膜)进行修改以确保所述掩膜是在物理上可实现的。
在一些实施方案中，CTM的迭代优化使用与掩模形状的可靠可制造性有关的成本。在一些实施方案中，与掩模形状的可靠可制造性有关的一组约束禁止考虑特定形状。在一些实施方案中，在满足成本标准之后，可进一步修改掩模形状以配合掩模可制造性的精确规格。掩膜可制造性的成本和标准包括但不限于最小大小和间隔、所允许最大曲率、最小剂量裕度和掩膜边缘误差因子(MEEF)。在标题为“Method and System for FormingPatterns Using Charged Particle Beam Lithography”的美国专利号8,719,739中公开了MEEF和其他因子的优化，所述专利由本申请的受让人拥有。
除在ILT期间结合掩膜可制造性成本和约束外，在ILT期间执行MPC和其他掩膜可靠性增强和掩膜数据准备步骤。组合效应可被称为掩模晶片协同优化。在一些实施方案中，完成掩模晶片共同优化的技术是双重仿真，其在“Method and System for CriticalDimension Uniformity Using Charged Particle Beam Lithography”的美国专利号9,038,003中公开，所述专利由本申请的受让人拥有。
CTM具有必须转换成所允许透射值的连续区域的连续范围的值。具有固定透射值的连续区域对应于可制造掩模上的形状。所允许透射值取决于掩膜的类型；例如，它们对于玻璃镀铬掩膜通常为0或1，或对于6％衰减相移掩膜通常为
在一个实施方案中，此转换是通过正则化来完成的，所述正则化包括向成本添加有利于可制造掩模的项。
所需主要正则化是有利于在所有地方都非常接近所允许透射值的掩膜，其中从一个所允许值到另一所允许值的可能含有中间值的过渡可能是例外。在一个实施方案中，引入了一个项，所述项将被称为“值成形项”，所述项有利于所允许值并且有利于一个值的区域到另一值的边界区域之间的短过渡。
在优化中使用值成形项选择的CTM可包含将难以可靠地制造的形状。在一个实施方案中，引入了第二项，其有利于在制造掩模时将具有良好剂量裕度的形状。这种项可使用PSF来测量形状改变了多少，并且基于所述改变计算成本。
已经详细参考了所公开的发明的实施方案，在附图中已经示出其一个或多个实例。已经通过解释本技术的方式提供了每个实例，而不是作为对本技术的限制。实际上，虽然已经参考本发明的具体实施方案来详细描述本说明书，但是应了解，本领域的技术人员在获得对前述内容的理解之后可容易构想出这些实施方案的替代物、变型和等同物。例如，示出或描述为一个实施方案的一部分的特征可与另一实施方案一起使用以产生又一实施方案。因此，本主题意图包括在所附权利要求及其等同物的范围内的所有此类修改和变型。本领域的一般技术人员可对本发明做出这些和其他修改和变型，而不脱离在附属权利要求中更具体陈述的本发明的范围。此外，本领域的一般技术人员将了解，前述描述仅作为实例，并且并不意图限制本发明。
