像素驱动电路、像素驱动电路的驱动方法和显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。
背景技术
显示面板中的像素驱动电路包括驱动晶体管，由于显示面板上不同子像素对应的驱动晶体管特性存在差异，以及像素驱动电路显示一帧后具有电压残留问题，容易导致显示面板显示不均匀。现有技术中采用在像素驱动电路中加入初始化晶体管和阈值补偿晶体管，用于提高显示面板的显示均一性。当像素驱动电路中设置初始化晶体管和阈值补偿晶体管时，像素驱动电路的结构复杂，信号线也比较多，导致像素驱动电路占用显示面板的空间比较大，无法应用于高像素密度(Pixels Per Inch，PPI)的显示面板中。
发明内容
本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板，以简化像素驱动电路，提高显示面板的PPI。
第一方面，本发明实施例提供了一种像素驱动电路，包括：
驱动晶体管，用于在发光阶段形成驱动电流，所述发光模块响应所述驱动电流发光；
数据写入模块，用于在数据写入阶段将数据信号写入所述驱动晶体管的栅极；
存储模块，用于维持所述驱动晶体管的栅极电位；
阈值补偿模块，用于在所述数据写入阶段将所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极；
发光控制模块，用于在初始化阶段通过所述阈值补偿模块对所述驱动晶体管的栅极进行初始化，并在所述发光阶段控制所述驱动电流输出至所述发光模块；
初始化模块，与所述发光模块并联，用于在所述初始化阶段对所述发光模块进行初始化。
可选地，所述初始化模块包括第一晶体管，所述发光模块包括发光器件；
所述第一晶体管的第一极与所述发光器件的阳极连接，所述第一晶体管的第二极与所述发光器件的阴极连接，所述第一晶体管的栅极与第一扫描信号输入端连接，所述发光器件的阴极与第一电源信号输入端连接。
可选地，所述阈值补偿模块包括第二晶体管；
所述第二晶体管的第一极与所述驱动晶体管的栅极连接，所述第二晶体管的第二极与所述驱动晶体管的第一极连接，所述第二晶体管的栅极与所述第一扫描信号输入端连接。
可选地，所述发光控制模块包括第三晶体管和第四晶体管；
所述第三晶体管的第一极与第二电源信号输入端连接，所述第三晶体管的第二极与所述驱动晶体管的第一极连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光器件的阳极连接，所述第三晶体管的栅极和所述第四晶体管的栅极与发光控制信号输入端连接。
可选地，所述存储模块包括存储电容，所述数据写入模块包括第五晶体管；
所述存储电容的第一极与所述驱动晶体管的栅极连接，所述存储电容的第二极与所述发光器件的阳极连接，所述第五晶体管的第一极与数据信号输入端连接，所述第五晶体管的第二极与所述驱动晶体管的第二极连接，所述第五晶体管的栅极与第二扫描信号输入端连接。
可选地，所述驱动晶体管和所述第一晶体管至所述第五晶体管均为N型晶体管。
第二方面，本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路，包括：
在初始化阶段，初始化模块向发光模块提供第一电源信号，发光控制模块和阈值补偿模块向驱动晶体管的栅极提供第二电源信号，实现所述发光模块和所述驱动晶体管的初始化；其中，所述初始化模块与所述发光模块并联；
在数据写入阶段，数据写入模块向所述驱动晶体管的栅极写入数据电压，所述阈值补偿模块补偿所述驱动晶体管的阈值电压至所述驱动晶体管的栅极，所述存储模块维持所述驱动晶体管的栅极电位；
在发光阶段，发光控制模块控制所述驱动晶体管形成的驱动电流输出至所述发光模块，所述发光模块发光。
第三方面，本发明实施例还提供了一种显示面板，包括第一电源信号线、第二电源信号线、第一扫描信号线、第二扫描信号线、数据信号线、发光控制信号线和本发明任意实施例提供的像素驱动电路；
所述第一电源信号线与所述像素驱动电路的第一电源信号输入端连接，所述第二电源信号线与所述像素驱动电路的第二电源信号输入端连接，所述第一扫描信号线与所述像素驱动电路的第一扫描信号输入端连接，所述第二扫描信号线与所述像素驱动电路的第二扫描信号输入端连接，所述数据信号线与所述像素驱动电路的数据信号输入端连接，所述发光控制信号线与所述像素驱动电路的发光控制信号输入端连接。
可选地，显示面板还包括显示区和非显示区，所述第一电源信号线包括第一部分电源信号线和至少一条第二部分电源信号线；
所述第一部分电源信号线设置于所述非显示区，并围绕所述显示区；所述第二部分电源信号线设置于所述显示区，并沿第一方向延伸，所述第二部分电源信号线与所述第一电源信号输入端连接；其中，所述第一方向为所述第一扫描信号线延伸的方向。
可选地，所述第一电源信号线包括多条所述第二部分电源信号线，多条所述第二部分电源信号线沿第二方向排列，沿所述第二方向，所述第二部分电源信号线设置于相邻所述像素驱动电路之间，其中，所述第二方向为所述数据信号线延伸的方向。
本发明实施例的技术方案，通过在初始化阶段，初始化模块为发光模块的第二端提供第一电源信号，对发光模块进行初始化，同时发光控制模块和阈值补偿模块将第二电源信号输出至驱动晶体管的栅极，对驱动晶体管的栅极进行初始化，无需额外设置对驱动晶体管的栅极初始化的晶体管，从而在对驱动晶体管的栅极和发光器件的阳极初始化的基础上，简化了像素驱动电路的结构，有利于减小像素驱动电路占用显示面板的空间。同时，初始化模块与发光模块并联，无需额外设置提供初始化信号的信号线，减少了信号线的设置数量，进一步地减小了信号线占用显示面板的空间，有利于提高显示面板的PPI。
附图说明
图1为现有的一种像素驱动电路的结构示意图；
图2为本发明实施例提供的一种像素驱动电路的结构示意图；
图3为本发明实施例提供的另一种像素驱动电路的结构示意图；
图4为本发明实施例提供的另一种像素驱动电路的结构示意图；
图5为本发明实施例提供的另一种像素驱动电路的结构示意图；
图6为本发明实施例提供的另一种像素驱动电路的结构示意图；
图7为图6提供的像素驱动电路对应的一种时序图；
图8为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图；
图9为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有的一种像素驱动电路的结构示意图。如图1所示，该像素驱动电路包括驱动薄膜晶体管Mdr、阈值补偿晶体管M1、第一初始化晶体管M2、第二初始化晶体管M3、存储电容C1和发光器件E1。其具体连接关系如图1所示。在像素驱动电路的工作过程中，初始化阶段，控制第一初始化晶体管M2和第二初始化晶体管M3将参考电压信号输入端Vref1提供的参考电压信号输出至驱动薄膜晶体管Mdr的栅极和发光器件E1的阳极，分别对驱动薄膜晶体管Mdr的栅极和发光器件E1的阳极进行初始化，避免像素驱动电路上一帧显示时驱动薄膜晶体管Mdr的栅极和发光器件E1的阳极的电压残留造成残影，提高显示面板的显示均一性。在初始化阶段结束时，驱动薄膜晶体管Mdr处于导通状态。在数据写入阶段，阈值补偿晶体管M1导通，数据电压通过阈值补偿晶体管M1写入至驱动薄膜晶体管Mdr的栅极，实现了驱动薄膜晶体管Mdr的阈值补偿，以改善不同像素驱动电路中的驱动薄膜晶体管Mdr特性不同导致的显示面板显示不均匀的问题，提高显示面板的显示均一性。如图1所示，当像素驱动电路包括阈值补偿晶体管M1、第一初始化晶体管M2和第二初始化晶体管M3时，像素驱动电路的结构复杂，且需要设置初始化信号线通过参考电压信号输入端Vref1为第一初始化晶体管M2和第二初始化晶体管M3提供初始化信号，使得信号线比较多，从而导致像素驱动电路占用显示面板的空间比较大，无法应用于高PPI的显示面板中。
针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，该像素驱动电路包括：
驱动晶体管Tdr，用于在发光阶段形成驱动电流，发光模块10响应驱动电流发光；数据写入模块20，用于在数据写入阶段将数据信号写入驱动晶体管Tdr的栅极；存储模块30，用于维持驱动晶体管Tdr的栅极电位；阈值补偿模块40，用于在数据写入阶段将驱动晶体管Tdr的阈值电压写入驱动晶体管Tdr的栅极；发光控制模块50，用于在初始化阶段通过阈值补偿模块40对驱动晶体管Tdr的栅极进行初始化，并在发光阶段控制驱动电流输出至发光模块10；初始化模块60，与发光模块10并联，用于在初始化阶段对发光模块10进行初始化。
具体地，如图2所示，发光模块10的第一端和初始化模块60的第一端与第一电源信号输入端VSS连接，发光模块10的第二端和初始化60的第二端与发光控制模块50的第四端连接，初始化模块60的控制端与第一扫描信号输入端SCAN1连接，发光控制模块50的第三端与驱动晶体管Tdr的第二极连接，发光控制模块50的第一端与第二电源信号输入端VDD连接，发光控制模块50的第二端与驱动晶体管Tdr的第一极连接，发光控制模块50的控制端与发光控制信号输入端EM连接，数据写入模块20的第一端与数据信号输入端DATA连接，数据写入模块20的第二端与驱动晶体管Tdr的第二极连接，数据写入模块20的控制端与第二扫描信号输入端SCAN2连接，存储模块30的第一端与驱动晶体管Tdr的栅极连接，存储模块30的第二端与发光模块10的第二端连接，阈值补偿模块40的第一端与驱动晶体管Tdr的栅极连接，阈值补偿模块40的第二端与驱动晶体管Tdr的第一极连接，阈值补偿模块40的控制端与第一扫描信号输入端SCAN1连接。示例性地，第一电源信号输入端VSS提供的第一电源信号为低电平，第二电源信号输入端VDD提供的第二电源信号为高电平。以下通过不同的信号输入端提供不同的信号控制像素驱动电路工作。
在初始化阶段，第一扫描信号输入端SCAN1提供的第一扫描信号控制初始化模块60和阈值补偿模块40导通，第一电源信号输入端VSS提供的第一电源信号通过初始化模块60传输至发光模块10的第二端和发光控制模块50的第四端，并通过发光控制模块50传输至驱动晶体管Tdr的第二极，使得驱动晶体管Tdr的第二极电位为第一电源信号的电位。在此过程中，第一电源信号对发光模块10的第二端进行初始化，避免了像素驱动电路上一帧显示时发光模块10的第二端具有电压残留导致的残影，提高了显示面板的显示效果。同时发光控制信号输入端EM提供的发光控制信号控制发光控制模块50导通，第二电源信号输入端VDD提供的第二电源信号通过发光控制模块50的第二端输出至阈值补偿模块40，并通过阈值补偿模块40输出至驱动晶体管Tdr的栅极，使得驱动晶体管Tdr的栅极电位为第二电源信号的电位，实现了驱动晶体管Tdr的栅极初始化，避免了像素驱动电路上一帧显示时驱动晶体管Tdr的栅极具有电压残留导致的残影，提高了显示面板的显示效果。由于第一电源信号为低电平，第二电源信号为高电平，驱动晶体管Tdr的栅源压差大于驱动晶体管Tdr的阈值电压，使得驱动晶体管Tdr导通。在初始化过程中，可以通过第一电源信号输入端VSS提供的第一电源信号对发光模块10进行初始化，第二电源信号输入端VDD提供的第二电源信号对驱动晶体管Tdr的栅极进行初始化，无需额外设置提供初始化信号的信号线，减少了信号线的设置数量，从而可以减小信号线占用显示面板的空间，有利于提高显示面板的PPI。
在数据写入阶段，第一扫描信号输入端SCAN1提供的第一扫描信号控制初始化模块60和阈值补偿模块40导通，第二扫描信号输入端SCAN2提供的第二扫描信号控制数据写入模块20导通，此时数据信号输入端DATA提供的数据信号通过驱动晶体管Tdr和阈值补偿模块40写入驱动晶体管Tdr的栅极，直至驱动晶体管Tdr的栅极电位达到vdata+vth，其中，vdata为数据信号输入端DATA提供的数据信号，vth为驱动晶体管Tdr的阈值电压，实现数据写入和驱动晶体管Tdr的阈值补偿。而且，存储模块30的第一端与驱动晶体管Tdr的栅极连接，存储模块30的第二端与初始化模块60的第二端连接，初始化模块60导通，使得存储模块30的第二端电位保持为第一电源信号输入端VSS提供的第一电源信号，存储模块30能够存储驱动晶体管Tdr的栅极电压，维持驱动晶体管Tdr的栅极电位不变。
在发光阶段，第一扫描信号输入端SCAN1提供的第一扫描信号控制初始化模块60和阈值补偿模块40截止，此时存储模块30的第二端电位由第一电源信号输入端VSS提供的第一电源信号Vss跳变为驱动晶体管Tdr的第二极电位V2。而驱动晶体管Tdr的栅极为浮动状态，通过存储模块30的耦合作用，驱动晶体管Tdr的栅极电位由vdata+vth变为vdata+vth+V2-Vss。发光控制信号输入端EM提供的发光控制信号控制发光控制模块50导通，第二电源信号输入端VDD提供的第二电源信号通过发光控制模块50输出至驱动晶体管Tdr的第一极，驱动晶体管Tdr的第一极电位由数据信号跳变为第二电源信号，驱动晶体管Tdr导通，发光控制模块50和驱动晶体管Tdr可以形成电流回路，驱动晶体管Tdr提供的驱动电流输出至发光模块10，驱动发光模块10发光。
驱动晶体管Tdr形成的驱动电流为：I＝K(Vgs-vth)2＝K(Vg-V2-vth)2＝K(vdata+vth+V2-Vss-V2-vth)2＝K(vdata-Vss)2，其中，Vgs为驱动晶体管Tdr的栅源压差，Vg为驱动晶体管Tdr的栅极电位，V2为驱动晶体管Tdr的第二极电位。由此可知，本实施例通过的像素驱动电路，可以在实现发光模块10和驱动晶体管Tdr的栅极初始化，以及驱动晶体管Tdr的阈值补偿的基础上，无需额外设置提供初始化信号的信号线，减少了信号线的设置数量，从而可以减小信号线占用显示面板的空间，有利于提高显示面板的PPI。
图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，初始化模块60包括第一晶体管T1，发光模块10包括发光器件D1；第一晶体管T1的第一极与发光器件D1的阳极连接，第一晶体管T1的第二极与发光器件D1的阴极连接，第一晶体管T1的栅极与第一扫描信号输入端SCAN1连接，发光器件D1的阴极与第一电源信号输入端VSS连接。
具体地，如图3所示，第一晶体管T1示例性地为N型晶体管。第一晶体管T1的第一极作为初始化模块60的第一端，第一晶体管T1的第二极作为初始化模块60的第二端，第一晶体管T1的栅极作为初始化模块60的控制端。第一晶体管T1与发光器件D1并联，当第一扫描信号输入端SCAN1提供的第一扫描信号为高电平时，第一晶体管T1导通，第一电源信号输入端VSS提供的第一电源信号通过第一晶体管T1传输到发光器件D1的阳极，对发光器件D1的阳极初始化。第一晶体管T1无需额外连接提供初始化信号的信号线，在保证对发光器件D1的阳极初始化的基础上减少信号线的设置数量，从而可以减小信号线占用显示面板的空间，有利于提高显示面板的PPI。
需要说明的是，第一晶体管T1的导通电阻小于发光器件D1的电阻，当第一晶体管T1导通时，电流通过第一晶体管T1，而不通过发光器件D1，避免发光器件D1在非发光阶段误发光。
图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，阈值补偿模块40包括第二晶体管T2；第二晶体管T2的第一极与驱动晶体管Tdr的栅极连接，第二晶体管T2的第二极与驱动晶体管Tdr的第一极连接，第二晶体管T2的栅极与第一扫描信号输入端SCAN1连接。
具体地，图4示例性地示出了第二晶体管T2为N型晶体管。第二晶体管T2的第一极作为阈值补偿模块40的第一端，第二晶体管T2的第二极作为阈值补偿模块40的第二端，第二晶体管T2的栅极作为阈值补偿模块40的控制端。在初始化阶段，第一扫描信号输入端SCAN1提供的第一扫描信号为高电平，第二晶体管T2导通，用于对驱动晶体管Tdr的栅极进行初始化。在数据写入阶段，第一扫描信号输入端SCAN1提供的第一扫描信号为高电平，第二晶体管T2导通，使得驱动晶体管Tdr为二极管连接方式，实现驱动晶体管Tdr的阈值补偿。
图5为本发明实施例提供的另一种像素驱动电路的结构示意图。如图5所示，发光控制模块50包括第三晶体管T3和第四晶体管T4；第三晶体管T3的第一极与第二电源信号输入端VDD连接，第三晶体管T3的第二极与驱动晶体管Tdr的第一极连接，第四晶体管T4的第一极与驱动晶体管Tdr的第二极连接，第四晶体管T4的第二极与发光器件D1的阳极连接，第三晶体管T3的栅极和第四晶体管T4的栅极与发光控制信号输入端EM连接。
具体地，图5中示例性地示出了第三晶体管T3和第四晶体管T4为N型晶体管。第三晶体管T3的第一极作为发光控制模块50的第一端，第三晶体管T3的第二极作为发光控制模块50的第二端，第四晶体管T4的第一极作为发光控制模块50的第三端，第四晶体管T4的第二极作为发光控制模块50的第四端，第三晶体管T3的栅极和第四晶体管T4的栅极作为发光控制模块50的控制端。当发光控制信号输入端EM提供的发光控制信号为高电平时，第三晶体管T3和第四晶体管T4导通，在初始化阶段，第一电源信号输入端VSS提供的第一电源信号通过第一晶体管T1和第四晶体管T4传输至驱动晶体管Tdr的第二极，控制驱动晶体管Tdr导通，第二电源信号输入端VDD提供的第二电源信号可以通过第三晶体管T3和第二晶体管T2传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极初始化。在发光阶段，第三晶体管T3和第四晶体管T4与驱动晶体管Tdr形成电流回路，驱动发光器件D1发光。
图6为本发明实施例提供的另一种像素驱动电路的结构示意图。如图6所示，存储模块30包括存储电容Cst，数据写入模块20包括第五晶体管T5；存储电容Cst的第一极与驱动晶体管Tdr的栅极连接，存储电容Cst的第二极与发光器件D1的阳极连接，第五晶体管T5的第一极与数据信号输入端DATA连接，第五晶体管T5的第二极与驱动晶体管Tdr的第二极连接，第五晶体管T5的栅极与第二扫描信号输入端SCAN2连接。
具体地，图6示例性地示出了第五晶体管T5为N型晶体管。存储电容Cst的第一极作为存储模块30的第一端，存储电容Cst的第二极作为存储模块30的第二端。第五晶体管T5的第一极作为数据写入模块20的第一端，第五晶体管T5的第二极作为数据写入模块20的第二端，第五晶体管T5的栅极作为数据写入模块20的控制端。当第二扫描信号输入端SCAN2提供的第二扫描信号为高电平时，第五晶体管T5导通，将数据信号输入端DATA提供的数据信号写入至驱动晶体管Tdr的栅极，实现数据信号的写入。
继续参考图6，驱动晶体管Tdr和第一晶体管T1至第五晶体管T5均为N型晶体管。图7为图6提供的像素驱动电路对应的一种时序图。其中，S1为第一扫描信号输入端SCAN1提供的第一扫描信号的时序，S2为第二扫描信号输入端SCAN2提供的第二扫描信号的时序，em为发光控制信号输入端EM提供的发光控制信号的时序，Vdata为数据信号输入端VDATA提供的数据电压的时序。以下结合图6和图7说明像素驱动电路的工作过程。
在初始化阶段t1，第一扫描信号S1为高电平，第二扫描信号S2为低电平，发光控制信号em为高电平，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4导通，第一电源信号输入端VSS提供的第一电源信号通过第一晶体管T1传输至发光器件D1的阳极，对发光器件D1的阳极初始化，并通过第四晶体管T4传输至驱动晶体管Tdr的第二极，使得驱动晶体管Tdr的第二极电位为低电平。而且，第二电源信号输入端VDD提供的第二电源信号通过第三晶体管T3和第二晶体管T2传输至驱动晶体管Tdr的栅极，实现驱动晶体管Tdr的栅极初始化。驱动晶体管Tdr的栅极电位和第二极电位压差大于驱动晶体管Tdr的阈值电压，驱动晶体管Tdr导通。在初始化阶段t1，只需设置第一晶体管T1对发光器件D1进行初始化，并通过第二晶体管T2和第三晶体管T3对驱动晶体管Tdr进行初始化，无需额外设置对驱动晶体管Tdr的栅极初始化的晶体管，从而在对驱动晶体管Tdr的栅极和发光器件D1的阳极初始化的基础上，简化了像素驱动电路的结构，有利于减小像素驱动电路占用显示面板的空间。同时无需额外设置提供初始化信号的信号线，减少了信号线的设置数量，进一步地减小了信号线占用显示面板的空间，有利于提高显示面板的PPI。
在数据写入阶段t2，第一扫描信号S1为高电平，第二扫描信号S2为高电平，发光控制信号em为低电平，第一晶体管T1、第二晶体管T2和第五晶体管T5导通，数据信号输入端DATA提供的数据信号通过第五晶体管T5、驱动晶体管Tdr和第二晶体管T2写入驱动晶体管Tdr的栅极，直至驱动晶体管Tdr的栅极电位达到vdata+vth，其中，vdata为数据信号输入端DATA提供的数据信号，vth为驱动晶体管Tdr的阈值电压，实现数据写入和驱动晶体管Tdr的阈值补偿。而且，第一晶体管T1导通，可以使得存储电容Cst的第二极保持为第一电源信号输入端VSS提供的第一电源信号，存储电容Cst可以存储驱动晶体管Tdr的栅极电压，维持驱动晶体管Tdr的栅极电位不变。
在发光阶段，第一扫描信号S1为低电平，第二扫描信号S2为低电平，发光控制信号em为高电平，第一晶体管T1和第二晶体管T2截止，存储电容Cst的第二极电位由第一电源信号输入端VSS提供的第一电源信号Vss跳变为驱动晶体管Tdr的第二极电位V2。而驱动晶体管Tdr的栅极为浮动状态，存储电容Cst的耦合作用使得驱动晶体管Tdr的栅极电位由vdata+vth变为vdata+vth+V2-Vss。同时，第三晶体管T3和第四晶体管T4导通，与驱动晶体管Tdr形成电流回路，驱动晶体管Tdr提供的驱动电流输出至发光器件D1，驱动发光器件D1发光。
本发明实施例还提供一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路。图8为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图8所示，该方法包括：
S110、在初始化阶段，初始化模块向发光模块提供第一电源信号，发光控制模块和阈值补偿模块向驱动晶体管的栅极提供第二电源信号，实现发光模块和驱动晶体管的初始化；其中，初始化模块与发光模块并联；
S120、在数据写入阶段，数据写入模块向驱动晶体管的栅极写入数据电压，阈值补偿模块补偿驱动晶体管的阈值电压至驱动晶体管的栅极，存储模块维持驱动晶体管的栅极电位；
S130、在发光阶段，发光控制模块控制驱动晶体管形成的驱动电流输出至发光模块，发光模块发光。
本发明实施例的技术方案，通过在初始化阶段，初始化模块为发光模块的第二端提供第一电源信号，对发光模块进行初始化，同时发光控制模块和阈值补偿模块将第二电源信号输出至驱动晶体管的栅极，对驱动晶体管的栅极进行初始化，无需额外设置对驱动晶体管的栅极初始化的晶体管，从而在对驱动晶体管的栅极和发光器件的阳极初始化的基础上，简化了像素驱动电路的结构，有利于减小像素驱动电路占用显示面板的空间。同时，初始化模块与发光模块并联，无需额外设置提供初始化信号的信号线，减少了信号线的设置数量，进一步地减小了信号线占用显示面板的空间，有利于提高显示面板的PPI。
本发明实施例还提供一种显示面板。图9为本发明实施例提供的一种显示面板的结构示意图。如图9所示，该显示面板包括第一电源信号线210、第二电源信号线220、第一扫描信号线230、第二扫描信号线240、数据信号线250、发光控制信号线260和本发明任意实施例提供的像素驱动电路270；第一电源信号线210与像素驱动电路270的第一电源信号输入端连接，第二电源信号线220与像素驱动电路270的第二电源信号输入端连接，第一扫描信号线230与像素驱动电路270的第一扫描信号输入端连接，第二扫描信号线240与像素驱动电路270的第二扫描信号输入端连接，数据信号线250与像素驱动电路270的数据信号输入端连接，发光控制信号线260与像素驱动电路270的发光控制信号输入端连接。
具体地，显示面板包括多条扫描信号线和数据信号线250，扫描信号线和数据信号线250交叉延伸形成像素区域，用于设置像素驱动电路270。一条扫描信号线对应一行像素驱动电路270，一条数据信号线250对应一列像素驱动电路270。与一行像素驱动电路270对应的扫描信号线可以作为该行像素驱动电路270的第一扫描信号线230，下一行像素驱动电路270对应的扫描信号线可以作为上一行像素驱动电路270的第二扫描信号线240。在像素驱动电路270工作时，第一电源信号线210为像素驱动电路270的第一电源信号输入端提供第一电源信号，第二电源信号线220为像素驱动电路270的第二电源信号输入端提供第二电源信号，第一扫描信号线230为像素驱动电路270的第一扫描信号输入端提供第一扫描信号，第二扫描信号线240为像素驱动电路270的第二扫描信号输入端提供第二扫描信号，数据信号线250为像素驱动电路270的数据信号输入端提供数据信号，发光控制信号线260为像素驱动电路270的发光控制信号输入端提供发光控制信号，从而可以驱动像素驱动电路270的发光器件发光，实现显示面板的显示。
继续参考图9，显示面板还包括显示区201和非显示区202，第一电源信号线210包括第一部分电源信号线211和至少一条第二部分电源信号线212；第一部分电源信号线211设置于非显示区202，并围绕显示区201；第二部分电源信号线212设置于显示区201，并沿第一方向X延伸，第二部分电源信号线212与第一电源信号输入端连接；其中，第一方向X为第一扫描信号线230延伸的方向。
具体地，在显示区201内设置有第二部分电源信号线212，可以与第一部分电源信号线211同时与像素驱动电路270的第一电源信号输入端连接，使第二部分电源信号线212和第一部分电源信号线211并联连接，从而可以减小第一电源信号线210上的电阻，降低第一电源信号的压降，减小显示面板上不同位置的像素驱动电路270接收到的第一电源信号的差值，进而提高显示面板的显示均一性。
在上述技术方案的基础上，第一电源信号线210包括多条第二部分电源信号线212，多条第二部分电源信号线212沿第二方向Y排列，沿第二方向Y，第二部分电源信号线212设置于相邻像素驱动电路270之间，其中，第二方向Y为数据信号线250延伸的方向。
具体地，第二部分电源信号线212可以设置于相邻像素驱动电路270之间，可以减小第二部分电源信号线212对像素驱动电路270的挡光影响，保证显示面板的出光率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
