移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置
本公开涉及一种移位寄存器单元、栅极驱动电路、显示装置及其驱动方法。
在相关技术的GOA电路中，为了满足像素电路中不同类型的晶体管，例如P型晶体管和N型晶体管的工作需要，GOA电路在输出阶段需要同时输出用于以上不同类型晶体管的工作电压，例如同时输出用于导通P型晶体管的低电平和用于导通N型晶体管的高电平。
发明内容
为此，本公开提供了一种移位寄存器单元、栅极驱动电路、显示装置及其驱动方法。
根据本公开的一方面，提供了一种移位寄存器单元，包括：输入子电路，其第一端连接到输入信号端，第二端连接到第一信号控制端；第一输出子电路，其第一端连接到所述输入子电路的第三端，第二端连接到第二控制信号端，第三端连接到第一输出端；反相控制子电路，其第一端连接所述第一输出端，第二端连接第三控制信号端；以及第二输出子电路，其第一端连接到所述第一输出端，第二端连接到所述反相控制子电路的第三端，第三端连接到第二输出端；其中，所述第二输出子电路被配置为，在所述第一输出子电路输出的信号从有效电平变化成无效电平的同时，所述第二输出子电路输出的信号从无效电平变化成有效电平。
在一些实施例中，所述移位寄存器单元还包括：输出控制子电路，其第一端连接到所述输入子电路的第三端，第二端连接到第一控制信号端，第三端连接到第一输出端。
在一些实施例中，所述移位寄存器单元还包括：复位子电路，其 第一端连接到所述输入子电路的第三端，第二端连接到所述输出控制子电路的第四端。
在一些实施例中，所述反相控制子电路包括：第一反相控制晶体管，其控制极连接到所述第一输出端，第一极连接到无效电平信号端，第二极连接到所述第二输出子电路；第二反相控制晶体管，其控制极连接到所述第三控制信号端，第一极连接到所述第一反相控制晶体管的第二极，第二极连接到有效电平信号端。
在一些实施例中，所述输入子电路包括：输入晶体管，其控制端连接到第一控制信号端，第一极连接到输入信号端，第二极连接到所述第一输出子电路的第一端。
在一些实施例中，所述第一输出子电路包括：第一输出晶体管，其控制端连接所述输入子电路的第三端，第一极连接所述第一输出端，第二极连接所述第二控制信号端；第一输出电容，其第一端连接所述第一输出端，第二端连接所述第一输出晶体管的控制极。
在一些实施例中，所述第二输出子电路包括：第二输出晶体管，其控制端连接到第一输出端，第一极连接无效电平信号端，第二极连接第二输出端；以及第三输出晶体管，其控制极连接到所述反相控制子电路的第三端，第一极连接第二输出端，第二极连接有效电平信号端。
在一些实施例中，所述第二输出子电路还包括：第二输出电容，其第一端连接第二输出端，第二端连接所述第三输出晶体管的控制极。
在一些实施例中，所述输出控制子电路包括：第一输出控制晶体管，其控制极连接第一控制信号端，第一极连接有效电平信号端，第二极连接到所述输出控制子电路的第四端；第二输出控制晶体管，其控制端连接所述第一输出控制晶体管的第二极，第一极连接无效电平信号端，第二极连接所述第一输出端；输出控制电容，其第一端连接所述无效电平信号端，第二端连接所述第二输出控制晶体管的控制极；以及第三输出控制晶体管，其控制极连接所述输入子电路的第三端，第一极连接所述第一输出控制晶体管的第二极，第二极连接第一控制信号端。
在一些实施例中，所述复位子电路包括：第一复位晶体管，其控制极连接所述输出控制子电路的第四端，第一极连接无效电平信号端；以及第二复位晶体管，其控制极连接第二控制信号端，第一极连接第一复位晶体管的第二极，第二极连接所述输入子电路的第三端。
根据本公开的另一方面，还提供了一种栅极驱动电路，包括级联的N级移位寄存器单元，所述移位寄存器单元为权利要求1－10任一项所述的移位寄存器单元，其中，第i级的移位寄存器单元的输入信号端与第i-1级的移位寄存器单元的第一输出端连接，其中N为大于2的整数，1<i≤N；第1级的移位寄存器单元的输入信号端与帧输入信号控制线连接。
根据本公开的另一方面，还提供了一种显示装置，包括如前所述的栅极驱动电路。
根据本公开的又一方面，还提供了一种用于如前所述的移位寄存器单元的驱动方法，包括：在输入阶段，输入子电路将输入信号输出至所述第一输出子电路的第一端，并对所述第一输出子电路进行充电；在输出阶段，在所述输入子电路的第三端的控制下，第一输出子电路在第一输出端输出第一输出信号，在所述第一输出端的控制下，第二输出子电路在第二输出端输出与第一输出信号电平相反的第二输出信号。
在一些实施例中，所述驱动方法还包括：在第一复位阶段，在所述第一输出信号从有效电平变化成无效电平的同时，所述反相控制子电路在所述第三控制信号的控制下，控制所述第二输出端输出的第二输出信号从无效电平变化成有效电平，其中在所述第一输出信号从有效电平变化成无效电平的同时，所述第三控制信号从无效电平变化成有效电平；在第二复位阶段，在所述输出控制子电路的第四端的控制下对所述第一输出子电路进行复位。
利用本公开提供的移位寄存器单元、栅极驱动电路、显示装置及其驱动方法，可以通过额外提供的信号线提供控制信号，使得在移位寄存器单元的第一输出端输出的第一输出信号从有效电平变化成无效电平的同时，移位寄存器单元的第二输出端输出的第二输出信号能够 从无效电平变化成有效电平。利用本公开提供的方案，移位寄存器单元能够向像素电路中不同类型的晶体管同时提供工作信号。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。
图1A示出了相关技术的移位寄存器单元的示例性的结构；
图1B示出了图1A中的移位寄存器单元使用的第一控制信号CK和第二控制信号CB的时序；
图1C示出了图1A中的移位寄存器单元的输出特性；
图2示出了根据本公开的实施例的一种移位寄存器单元的示意性的框图；
图3示出了根据本公开的实施例的移位寄存器单元的示例性的电路结构；
图4示出了根据本公开的另一种移位寄存器单元的示意性的框图；
图5示出了根据本公开的实施例的移位寄存器单元的一种示例性的电路结构；
图6示出了根据本公开的实施例的用于上述移位寄存器单元的驱动方法；
图7示出了可用于本公开的实施例的图2所示的移位寄存器单元的驱动信号时序；
图8示出了可用于本公开的实施例的图4所示的移位寄存器单元的驱动信号时序；以及
图9示出了根据本公开实施例的一种栅极驱动电路的示意图。
下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于本公开保护的范围。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如本公开说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为N型晶体管，也可以为P型晶体管。在本公开实施例中，当采用N型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为P型晶体管为例进行的说明，即栅极的信号是低电平时，薄膜晶体管导通。可以想到，当采用N型晶体管时，需要相应调整驱动信号的时序。具体细节不在此赘述，但也应该在本公开的保护范围内。
图1A示出了根据相关技术的一种移位寄存器单元的输出部分的 示例性的结构。其中移位寄存器单元是由多个P型晶体管组成的结构。图1A中示出的Gout端是移位寄存器单元的第一输出端，VH端是高电平信号端，VL端是低电平信号端，CK是第一控制信号端、CB是第二控制信号端，Gout_N是移位寄存器单元的第二输出端。根据移位寄存器单元的工作原理，第一输出端Gout和第二输出端Gout_N应当始终输出相反的信号。即，当第一输出端Gout输出高电平时，第二输出端Gout_N输出低电平。当第一输出端Gout输出低电平时，第二输出端Gout_N输出高电平。此外，第一控制信号CK和第二控制信号CB用于在移位寄存器单元工作过程中控制晶体管的导通和关闭。
为了防止移位寄存器单元在工作过程中出现错误，第一控制信号CK和第二控制信号CB被配置成不同时处于有效电平(在本公开中以低电平为有效电平作为示例)。图1B示出了图1A中的移位寄存器单元的输出部分的结构使用的第一控制信号CK和第二控制信号CB的时序。可以看出，当第一控制信号CK从低电平变化成高电平时，第二控制信号CB不立刻从高电平变化成低电平而是在第一控制信号CK变化成高电平后仍维持一段时间的高电平，然后再变化成低电平。通过这样的设置，能够确保第一控制信号CK和第二控制信号CB不同时处于有效电平，从而防止移位寄存器单元在工作过程中可能出现的错误。
在图1A示出的示例中，t1是输入阶段，t2是输出阶段，t3是用于复位输出端Gout的第一复位阶段，t4是用于复位输出子电路(图1A中未示出)的第二复位阶段。在t2时段，当移位寄存器单元的第一输出端Gout输出有效电平(例如低电平)时，图1A中示出的晶体管T9导通。另外，如图1B所示，第一控制信号CK在t2时段输出无效电平，因此此时晶体管T10关断。因此，在t2时段，节点N5通过晶体管T9连接到高电平信号端VH，使得晶体管T12在N5的控制下关断。由于晶体管T11在第一输出端Gout的控制下导通，因此第二输出端Gout_N在t2时段输出高电平。
当t2时段结束时，第一输出端Gout的输出从有效电平被复位至无效电平。如图1B所示，由于第二控制信号CB从有效的低电平变化成无效的高电平，并且同时第一控制信号CK维持在高电平下，因此节 点N5处的电平在电容C3的自举作用下升高，使得晶体管T12无法开启。因此当第一输出端Gout的输出从有效电平变化成无效电平时，第二输出端Gout_N无法从无效电平变化成有效电平。直到当第一控制信号CK从无效电平变化成有效电平时，晶体管T10在第一控制信号CK的控制下导通，并将节点N5处的电平拉低至低电平信号端VL，从而使得晶体管T12能够在节点N5的控制下导通并将第二输出端Gout_N输出的电平拉低至低电平。
因此，根据相关技术的移位寄存器单元，当第一输出端Gout的输出从有效电平变化成无效电平时，第二输出端Gout_N无法从及时无效电平变化成有效电平，因此降低了移位寄存器单元的工作效率，影响了后续节点的充电效果。
图1C示出了图1A中的移位寄存器单元的输出特性。当第一输出端Gout输出的电平发生变化时，第二输出端Gout_N输出的电平不能随之发生同样的电平变化。从图1C中可以看出，第二输出端Gout_N输出的信号的电平变化存在延迟。当第一输出端Gout输出的信号从低电平上升到高电平时，第二输出端Gout_N输出的信号尚未从高电平下降至低电平。因此，根据相关技术的移位寄存器单元无法提供准确的输出信号。
图2示出了根据本公开的实施例的一种移位寄存器单元的示意性的框图。如图2所示，移位寄存器单元200可以包括输入子电路210、第一输出子电路220、第二输出子电路230和反相控制子电路240。
如图2所示，输入子电路210的第一端连接到输入端GI，第二端连接到第一控制信号端CK，第三端连接到第一控制节点N1，并配置成在第一控制信号CK的控制下将输入信号输出至第一控制节点N1。
第一输出子电路220的第一端连接到第一控制节点N1，第二端连接到第二控制信号端CB，第三端连接到第一输出端GOUT，并且配置成在第一控制节点N1的控制下在第一输出端GOUT输出第一输出信号。
第二输出子电路230的第一端连接到第一输出端GOUT，第二端连接到反相控制子电路240，第三端连接到第二输出端Gout_N，并且 配置成输出与第一输出信号电平相反的第二输出信号。
反相控制子电路240的第一端连接第一输出端GOUT，第二端连接第三控制信号端CK_N，第三端连接到第二输出子电路230的第二端，并且配置成根据第一输出信号GOUT和第三控制信号CK_N控制第二输出子电路240输出第二输出信号。其中，在第一输出信号GOUT从有效电平变化成无效电平的同时，反相控制子电路240在第三控制信号CK_N的控制下，控制第二输出端GOUT_N输出的第二输出信号从无效电平变化成有效电平。
利用本公开提供的实施例，通过设置第三控制信号CK_N，可以控制移位寄存器单元在第一输出信号GOUT从有效电平变化成无效电平的同时，利用反相控制子电路控制第二输出端GOUT_N输出的第二输出信号从无效电平变化成有效电平，从而使得移位寄存器单元能够准确地输出电平相反的两个输出信号。
图3示出了根据本公开的实施例的移位寄存器单元的示例性的电路结构。如图3所示，在一些实施例中，输入子电路210可以包括输入晶体管T1，其控制端连接到第一控制信号端CK，第一端连接到输入端GI，第二端连接到第一控制节点N1。输入晶体管T1配置成用于在CK的控制下将输入端GI输入的信号传输到第一控制节点N1。在一些实施例中，当GI输入低电平的导通信号时，第一控制信号端CK输入低电平的导通信号。输入晶体管T1在第一控制信号CK的控制下导通，并将输入信号传输到第一控制节点N1。
在一些实施例中，第一输出子电路220可以包括第一输出晶体管T5，其控制端连接第一控制节点N1，第一极连接所述第一输出端GOUT，第二极连接所述第二控制信号端CB。在一些实施例中，第一输出子电路220还可以包括第一输出电容C1，其第一端连接所述第一输出端GOUT，第二端连接第一控制节点N1。例如，当输入晶体管T1将低电平的输入信号传输到第一控制节点N1时，由于第一输出电容C1的电荷储存功能，第一控制节点N1的电位可以被维持在低电平，从而第一输出晶体管T5可以在第一控制节点N1的控制下导通，并将第二端连接的第二控制信号CB的电平输出到第一输出端GOUT。例 如，当第一输出晶体管T5在第一控制节点N1的控制下导通时，如果第二控制信号CB输入高电平信号，那么第一输出端GOUT将输出高电平信号，如果第二控制信号CB输入低电平信号，那么第一输出端GOUT将输出低电平信号。
在一些实施例中，反相控制子电路240可以包括第一反相控制晶体管T9和第二反相控制晶体管T10，其中第一反相控制晶体管的控制极连接到所述第一输出端GOUT，第一极连接到高电平信号端VH，第二极连接到第三控制节点N5。第二反相控制晶体管T10的控制极连接到第三控制信号端CK_N，第一极连接到第三控制节点N5，第二极连接到低电平信号端VL。
当第一输出端GOUT输出低电平时，第一反相控制晶体管T9在第一输出端GOUT的控制下导通，并将高电平信号端VH的信号输出到第三控制节点N5。当第一输出端GOUT输出的信号从低电平变化成高电平时，第三控制信号端CK_N输出低电平的导通信号，并控制第二反相控制晶体管T10导通，从而使得第三控制节点N5的电位被下拉至低电平信号端输出的低电平。
在一些实施例中，在第一反相控制晶体管T9和第二反相控制晶体管T10之间还可以设置有第三反相控制晶体管(如图5中示出的晶体管T13)。其中第三反相控制晶体管的控制端连接到低电平信号端，第一端连接到第一反相控制晶体管T9的第二极，第二端连接到第二反相控制晶体管T10的第一极。也就是说，第三反相控制晶体管始终处于导通状态，其作用是避免第一反相控制晶体管T9或第二反相控制晶体管T10直接连接在高电平信号端和低电平信号端之间，导致第一反相控制晶体管T9或第二反相控制晶体管T10两端的电压差过大，从而影响晶体管的使用寿命。
在一些实施例中，第二输出子电路230可以包括第二输出晶体管T11和第三输出晶体管T12。其中，第二输出晶体管T11的控制端连接到第一输出端GOUT，第一极连接高电平信号端VH，第二极连接第二输出端GOUT_N。第三输出晶体管T12的控制极连接到第三控制节点N5，第一极连接第二输出端GOUT_N，第二极连接低电平信号端。
其中，当第一输出端GOUT输出低电平信号时，第二输出晶体管T11在第一输出端GOUT的控制下导通，从而将高电平信号端VH的信号输出到第二输出端GOUT_N。如前所述，当第一输出端GOUT输出低电平信号时，第一反相控制晶体管T9导通并将高电平信号输出到第三控制节点N5。因此此时第三输出晶体管T12关断。因此，当第一输出端GOUT输出低电平信号时，第二输出端GOUT_N输出高电平信号。
当第一输出端GOUT输出高电平信号时，第二输出晶体管T11在第一输出端GOUT的控制下关断。此外，如前所述，当第一输出端GOUT输出高电平信号时，此时第三控制信号端CK_N是低电平，第二反相控制晶体管T10导通并将低电平信号输出到的第三控制节点N5。因此此时第三输出晶体管T12导通。因此，当第一输出端GOUT输出高电平信号时，第二输出端GOUT_N输出低电平信号。
在一些实施例中，第二输出子电路还包括第二输出电容C3，其第一端连接第三控制节点，第二端连接第二输出端。
利用本公开提供的移位寄存器单元的结构，在第一输出端GOUT输出的信号从有效电平变化成无效电平，例如从低电平变化成高电平的同时，反相控制电路可以在第三控制信号CK_N的控制下，控制第二输出端GOUT_N输出的信号从无效电平变化成有效电平，例如从高电平变化成低电平，从而能够解决目前的移位寄存器单元输出信号不准确的问题。
图4示出了根据本公开的另一种移位寄存器单元的示意性的框图。如图4所示，移位寄存器单元400可以包括输入子电路410、第一输出子电路420、第二输出子电路430、反相控制子电路440、输出控制子电路450以及复位子电路460。其中，输入子电路410、第一输出子电路420、第二输出子电路430、反相控制子电路440可以实现为图2-图3中示出的输入子电路210、第一输出子电路220、第二输出子电路230、反相控制子电路240，在此不再加以赘述。
如图4所示，输出控制子电路450的第一端连接到第一控制节点N1，第二端连接到第一控制信号CK，第三端连接到第一输出端GOUT。 输出控制子电路450可以配置成在第一控制节点N1和第一控制信号CK的控制下，控制所述第一输出端GOUT输出无效电平。在一些实施例中，在非输出时段，输出控制子电路450可以配置成在第一控制节点N1和/或第一控制信号CK的控制下将无效电平输出到第一输出端GOUT，从而使得第一输出端GOUT在移位寄存器单元工作期间输出的电平始终是受到控制的。
复位子电路460的第一端可以连接到第一控制节点N1，第二端连接到输出控制子电路450的第四端，即图4中示出的第二控制节点N2。复位子电路460可以配置成在第二控制节点N2的控制下对第一控制节点N1进行复位。在一些实施例中，在复位阶段，复位子电路在第二控制节点N2的控制下将无效电平输入到第一控制节点N1，从而实现对第一控制节点N1的复位。
利用本公开提供的移位寄存器单元，可以利用输出控制子电路和复位子电路实现对第一输出子电路的进一步的控制，从而使得第一输出子电路能够更准确地输出驱动信号。
图5示出了根据本公开的实施例的移位寄存器单元的一种示例性的电路结构。其中，图5中示出的输入子电路410、第一输出子电路420、第二输出子电路430、反相控制子电路440可以实现为图3中示出的示出的输入子电路210、第一输出子电路220、第二输出子电路230、反相控制子电路240。
需要说明的是，图5中在输入子电路410和第一输出子电路420之间连接有晶体管T14，其控制端连接到低电平信号端VL。因此，晶体管T14始终是导通的，其作用是在电路中承担一部分的电压差，从而减小输入晶体管T1第一端和第二端之间的电压差，延长输入晶体管T1的使用寿命并增加输入晶体管T1的工作稳定性。
此外，在反相控制子电路440中，在第一反相控制晶体管T9和第二反相控制晶体管T10之间连接有晶体管T13，其控制端连接到低电平信号端VL。因此，晶体管T13始终是导通的。其作用是在电路中承担一部分的电压差，从而减小第一反相控制晶体管T9和第二反相控制晶体管T10的第一端和第二端之间的电压差，延长第一反相控制晶体 管T9和第二反相控制晶体管T10的使用寿命并增加第一反相控制晶体管T9和第二反相控制晶体管T10的工作稳定性。
如图5所示，输入控制子电路450可以包括第一输出控制晶体管T3、第二输出控制晶体管T4、第三输出控制晶体管T2以及输出控制电容C2。第一输出控制晶体管T3的控制极连接第一控制信号端CK，第一极连接有效电平信号端VL，第二端连接第二控制节点N2。第二输出控制晶体管T4的控制端连接第二控制节点N2，第一极连接无效电平信号端VH，第二极连接第一输出端GOUT。输出控制电容C2的第一端连接无效电平信号端VH，第二端连接第二控制节点N2。第三输出控制晶体管T2的控制极连接第一控制节点N1，第一极连接第二控制节点N2，第二极连接第一控制信号端CK。
在一些实施例中，在移位寄存器单元的输出阶段，如前所述，第一控制节点N1的是低电平的，第二控制信号CB也是低电平的。因此，此时第三输出控制晶体管T2是导通的，并且第一控制信号CK是高电平。通过T2可以将第一控制信号CK输入的高电平信号输入到第二控制节点N2，从而使得第二输出控制晶体管T4在第二控制节点N2的控制下关断，不影响第一输出端GOUT的输出。
在另一些实施例中，在移位寄存器单元的非输出阶段，可以通过第一控制信号CK输入低电平的信号，从而使得第一输出控制晶体管T3导通，并将低电平的控制信号输入到第二控制节点N2，从而使得第二输出控制晶体管T4导通，并将无效的高电平信号输出到第一输出端GOUT。
因此，利用本公开提供的输出控制子电路，可以在移位寄存器单元的非输出阶段将无效信号输出到第一输出端GOUT，实现对于输出信号的更好地控制。
继续参考图5，复位子电路460可以包括第一复位晶体管T6和第二复位晶体管T7。第一复位晶体管T6的控制极连接第二控制节点N2，第一极连接无效电平信号端VH。第二复位晶体管T7的控制极连接第二控制信号端CB，第一极连接第一复位晶体管T6的第二极，第二极连接第一控制节点N1。
在一些实施例中，在移位寄存器单元的复位阶段，第一复位晶体管T6和第二复位晶体管T7可以在第二控制信号CB和第二控制节点N2的控制下导通，并将无效的高电平信号输入到第一控制节点N1，从而实现对第一控制节点N1复位。
因此，利用本公开提供的复位子电路，可以实现对于移位寄存器单元的复位，从而使得移位寄存器单元能够正常实现下一阶段的输出。
图6示出了根据本公开的实施例的用于上述移位寄存器单元的驱动方法。如图6所示，在步骤S602中，移位寄存器单元处于输入阶段，可以利用如前所述的输入子电路将输入信号输出至第一控制节点。
在步骤S604中，移位寄存器单元处于输出阶段，其中在第一控制节点的控制下，第一输出子电路在第一输出端输出第一输出信号，在所述第一输出端的控制下，第二输出子电路在第二输出端输出与第一输出信号相反的第二输出信号。
在一些实施例中，驱动方法600还包括步骤S606，其中在所述第一输出信号从有效电平变化成无效电平的同时，所述反相控制子电路在所述第三控制信号的控制下，控制所述第二输出端输出的第二输出信号从无效电平变化成有效电平，其中在所述第一输出信号从有效电平变化成无效电平的同时，所述第三控制信号从无效电平变化成有效电平。
在一些实施例中，驱动方法600还包括步骤S608，其中，在所述第二控制节点的控制下对所述第一控制节点进行复位。
利用本公开提供的实施例，通过设置第三控制信号CK_N，可以控制移位寄存器单元在第一输出信号GOUT从有效电平变化成无效电平的同时，利用反相控制子电路控制第二输出端GOUT_N输出的第二输出信号从无效电平变化成有效电平，从而使得移位寄存器单元能够准确地输出电平相反的两个输出信号。
图7示出了可用于本公开的实施例的图2所示的移位寄存器单元的驱动信号时序。下面，以图3中示出的移位寄存器单元为例解释本公开的原理。
在t1输入阶段，如图7所示，输入端GI输入低电平的输入信号， 第一控制信号端CK输入低电平的控制信号，从而使得输入晶体管T1在第一控制信号CK的控制下导通，并将低电平的输入信号输入到第一控制节点N1，实现对第一输出电容C1的充电。
在t2输出阶段，第一控制信号端CK输入高电平信号并控制输入晶体管T1关断。此时，由于第一输出电容C1在输入阶段被充电，因此能够维持第一控制节点N1在t2阶段保持低电平，并控制第一输出晶体管T5导通。第二控制信号端CB在t2阶段输出低电平信号，从而控制第一输出端GOUT输出低电平的信号。
在第一输出端GOUT输出的低电平信号的控制下，第一反相控制晶体管T9被导通。在第三信号端CK_N输入的高电平控制下，第二反相控制晶体管T10被关断。因此，此时第三控制节点N5的电平经由第一反相控制晶体管T9被拉高到无效的高电平，第三输出晶体管T12在第三控制节点N5的控制下关断。同时，第二输出晶体管T11在第一输出端GOUT输出的信号的控制下导通，并将高电平输出到第二输出端GOUT_N。
在t3第一复位阶段，第二控制信号CB从低电平变化成高电平。相应地，第一输出端GOUT输出的信号也从低电平复位至高电平，并控制第一反相控制晶体管T9和第二输出晶体管T11关断。同时，第三控制信号CK_N从高电平变化成低电平，使得第二反相控制晶体管T10在第三控制信号CK_N的控制下导通，并将低电平信号输出到第三控制节点N5，从而使得第三输出晶体管T12在第三控制节点N5的控制下导通，并将低电平的信号输出到第二输出端GOUT_N。从图7中可以看出，通过如上的时序控制，本公开提供的移位寄存器单元可以准确地在第一输出端和第二输出端同时输出电平相反的两个信号。
图8示出了可用于本公开的实施例的图4所示的移位寄存器单元的驱动信号时序。下面，以图5中示出的移位寄存器单元为例解释本公开的原理。
在t1输入阶段，如图8所示，输入端GI输入低电平的输入信号，第一控制信号端CK输入低电平的控制信号，从而使得输入晶体管T1在第一控制信号CK的控制下导通，并将低电平的输入信号输入到第 一控制节点N1，实现对第一输出电容C1的充电。
此时，第三输出控制晶体管T2在第一控制节点N1的控制下导通，第一输出控制晶体管T3在第一控制信号CK的控制下导通，并将低电平信号端输入的低电平信号输入到第二控制节点N2，从而对输出控制电容C2进行充电，并控制第二输出控制晶体管T4导通。经由T4可以向第一输出端GOUT输出高电平的信号。
同时，第一反相控制晶体管T9在第一输出端GOUT的控制下关断，第二输出晶体管T11在第一输出端GOUT的控制下关断。第三反相控制晶体管T13在低电平信号VL的控制下导通，第二反相控制晶体管T10在低电平的第三控制信号CK_N的控制下导通，并将低电平信号输出到第三控制节点N5。第三输出晶体管T12在第三控制节点N5的控制下导通，从而使得经由第二输出晶体管向第二输出端GOUT_N输出低电平的信号。
此外，在第二控制节点的控制下，第一复位晶体管T6导通，在第二控制信号的控制下，第二复位晶体管T7关断。
在t2输出阶段，第一控制信号端CK输入高电平信号并控制输入晶体管T1关断。此时，由于第一输出电容C1在输入阶段被充电，因此能够维持第一控制节点N1在t2阶段保持低电平，并控制第一输出晶体管T5导通。第二控制信号端CB在t2阶段输出低电平信号，从而控制第一输出端GOUT输出低电平的信号。
在第一输出端GOUT输出的低电平信号的控制下，第一反相控制晶体管T9被导通。在第三信号端CK_N输入的高电平控制下，第二反相控制晶体管被关断。因此，此时第三控制节点N5的电平经由第一反相控制晶体管T9被拉高到无效的高电平，第三输出晶体管T12在第三控制节点N5的控制下关断。同时，第二输出晶体管T11在第一输出端GOUT输出的信号的控制下导通，并将高电平输出到第二输出端GOUT_N。
同时，第三输出控制晶体管T2在第一控制节点N1的控制下导通，并将第一控制信号输入的高电平信号输入到第二控制节点N2，从而使得第二控制节点N2的电平被拉高，第二输出控制晶体管T4在第二控 制节点N2的控制下关断。
此外，在第二控制节点的控制下，第一复位晶体管T6关断，在第二控制信号的控制下，第二复位晶体管T7导通。
在t3第一复位阶段，第二控制信号CB从低电平变化成高电平。相应地，第一输出端GOUT输出的信号也从低电平复位至高电平，并控制第一反相控制晶体管T9和第二输出晶体管T11关断。同时，第三控制信号CK_N从高电平变化成低电平，使得第二反相控制晶体管T10在第三控制信号CK_N的控制下导通，并将低电平信号输出到第三控制节点N5，从而使得第三输出晶体管T12在第三控制节点N5的控制下导通，并将低电平的信号输出到第二输出端GOUT_N。同时，可以通过第三控制节点N5对第二输出电容C3进行充电，使得能够将第三控制节点N5处的电平维持在低电平。从图8中可以看出，通过如上的时序控制，本公开提供的移位寄存器单元可以准确地在第一输出端和第二输出端同时输出电平相反的两个信号。
此外，在t3时段，第一控制信号CK从高电平变化成低电平，使得第一输出控制晶体管T3在第一控制信号的控制下导通，并将低电平输出到第二控制节点N2并对输出控制电容进行充电，使得第二输出控制晶体管T4在第二控制节点N2的控制下导通。经由第二输出控制晶体管T4，高电平信号端输入的高电平信号可以经由第一输出端GOUT输出。
此外，在第二控制节点的控制下，第一复位晶体管T6导通，在第二控制信号的控制下，第二复位晶体管T7关断。
在t4第二复位阶段，第一控制信号端CK输入高电平的控制信号，第二控制信号端CB输入低电平的控制信号，使得输入晶体管T1和第一输出控制晶体管T3在第一控制信号的控制下关断。此时，由于输出控制电容C2的电荷存储功能，可以将第二控制节点N2处的电位维持在低电平，使得第一复位晶体管T6在第二控制节点的控制下导通。并且，第二复位晶体管T7在第二控制信号CB的控制下导通，因此，经由第一复位晶体管T6和第二复位晶体管T7可以对第一控制节点N1进行复位，从而使得可以对输出电容C1进行放电，使得第一输出子电 路被复位。
此时，由于第二输出电容C3在t3阶段被充电，因此可以将第三控制节点N5的电平维持在低电平，从而使得第三输出晶体管T12维持导通，使得第二输出端能够维持低电平的输出。
在一些实施例中，可以省略第二输出电容C3。在省略第二输出电容C3的情况下，可以控制第三控制信号CK_N在t4阶段输入低电平的信号，使得第二反相控制晶体管T10维持导通，从而将低电平输入到第三控制节点N5，以使得第三输出晶体管能够在第三控制节点N5的控制下导通，使得第二输出端能够维持低电平的输出。
图9示出了根据本公开实施例的一种栅极驱动电路的示意图。如图9所示，栅极驱动电路由多个级联的移位寄存器单元组成。例如，栅极驱动电路可以包括级联的N级移位寄存器单元，其中N是大于2的整数。
图9中仅示出了3级移位寄存器单元，然而本领域技术人员可以理解，可以根据实际情况确定栅极驱动电路中移位寄存器单元的个数。对此本公开的方案不加以限制。
如图9所示，对于1<i≤N，第i级的移位寄存器单元的输入端与第i-1级的移位寄存器单元的输出端连接。也就是说，在由级联的移位寄存器单元构成的栅极驱动电路中，前一级移位寄存器单元的输出可以是后一级移位寄存器单元的输入。对于第1级移位寄存器单元，其输入端连接帧输入信号控制线。
本公开至少一实施例还提供了一种显示装置，包括本公开实施例提供的上述内嵌式触摸屏，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域内的技术人员应明白，本公开的实施例可实现为方法、系统、或计算机程序产品。因此，本公开的实施例可以为硬件、软件、固件或它们任意组合的形式。而且，本公开的实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序 产品的形式。
本公开参照根据本公开实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。其应理解为可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器得到机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
上面是对本公开的说明，而不应被认为是对其的限制。尽管描述了本公开的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本公开的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本公开范围内。应当理解，上面是对本公开的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本公开由权利要求书及其等效 物限定。
