一种改善水平串扰的显示屏结构及驱动方法
技术领域
本发明涉及显示屏技术领域，尤其涉及一种改善水平串扰的显示屏结构及驱动方法。
背景技术
薄膜晶体管(Thin Film Transistor，缩写TFT)在导通时的电流不一样，在某些特殊画面下会暴露出显示屏的显示缺陷。
如在LCD显示屏领域，LCD显示屏均存在水平串扰的现象，即显示屏上出现白线，影响观感。图1是LCD显示屏的检测画面，目的是检测显示屏的显示效果是否存在缺陷。图2是LCD显示屏出现水平串扰现象(屏幕上具有肉眼可观察到的白线)。
发明内容
为此，需要提供一种改善水平串扰的显示屏结构及驱动方法，解决显示屏出现白线的问题。
为实现上述目的，本实施例提供了一种改善水平串扰的显示屏结构，包括子画素、栅极线、TFT开关和源极线；
所述子画素为多个，多个的所述子画素按行与列排布，处于同一行中相邻两个子画素的极性不同，同一列中的子画素的极性相同；
一个子画素包括有一个所述TFT开关，所述子画素连接其TFT开关的输出端；
每行子画素包含两条所述栅极线，一个子画素通过其TFT开关的控制端与所述栅极线连接；
同一行的子画素中，从第一个子画素起，连续的两个子画素为一组，同一组的两个子画素连接所在行的同一条栅极线，相邻两组的子画素依次连接所在行的两条栅极线中的一条；
每列子画素的同一侧设置有一条所述源极线，一个子画素还通过其TFT开关的输入端连接所述源极线。
进一步地，同一列中的子画素连接到的栅极线位于所在行的同一侧。
进一步地，同一行的子画素按R、G、B的顺序依次排列。
进一步地，同一列的子画素的颜色相同。
进一步地，同一列中的子画素的极性相同。
进一步地，所述显示屏结构为LCD显示屏结构。
进一步地，还包括驱动单元，所述驱动单元与所述源极线连接。
本实施例还提供一种改善水平串扰的显示屏结构的驱动方法，应用于上述实施例任意一项所述的一种改善水平串扰的显示屏结构，包括如下步骤：
打开一行子画素的一条栅极线；
在一行子画素的一条栅极线打开期间，驱动单元通过源极线将信号传输至子画素中；
打开一行子画素的另一条栅极线；
在一行子画素的另一条栅极线打开期间，驱动单元通过源极线将信号传输至子画素中；
循环上述步骤驱动每一行的子画素。
区别于现有技术，利用两条栅极线来控制一行的子画素，配合子画素的电极的不同，可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与VCOM具有耦合效应，耦合程度的减小相当于侧面减少了白框的面积。白框的面积越小，导致VCOM更容易从被耦合的状态中恢复回来，使得第一条异常白线消失。
附图说明
图1为现有显示屏的检测画面的剖面结构示意图；
图2为现有显示屏出现白线的剖面结构示意图；
图3为本实施例所述显示屏结构的剖面结构示意图；
图4为本实施例所述显示屏结构的时序图；
图5为本实施例消除第一条白线的显示屏结构的剖面结构示意图；
图6为本实施例消除第一条白线的显示屏结构的时序图；
图7为本实施例消除第二条白线的显示屏结构的剖面结构示意图；
图8为本实施例消除第二条白线的显示屏结构的时序图；
图9为另一个实施例所述显示屏结构的剖面结构示意图；
图10为另一个实施例所述源极线S1的时序图；
图11为另一个实施例所述源极线S2的时序图；
图12为另一个实施例所述源极线S3的时序图。
附图标记说明：
1、子画素；
2、TFT开关。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图12，本实施例提供一种改善水平串扰的显示屏结构，包括子画素1、栅极线、TFT开关2和源极线，结构如图3所示。所述子画素1为多个，多个的所述子画素1按行与列排布。处于同一行中相邻两个子画素的极性不同，即同一行的子像素是按“+、-、+、-”的顺序依次排列。一个子画素1包括有一个所述TFT开关2，所述子画素1连接其TFT开关2的输出端。每行子画素包含两条所述栅极线，一个子画素1通过其TFT开关2的控制端与所述栅极线连接。同一行的子画素中，从第一个子画素起，连续的两个子画素为一组，同一组的两个子画素连接所在行的同一条栅极线，相邻两组的子画素依次连接所在行的两条栅极线中的一条。每列子画素的同一侧设置有一条所述源极线，一个子画素1还通过其TFT开关2的输入端连接所述源极线。
在本实施例中，同一列中的子画素连接到的栅极线位于所在行的同一侧。第一列子画素均连接到位于所在行上方的一条栅极线，第二列子画素均连接到位于所在行上方的一条栅极线，第三列子画素均连接到位于所在行下方的一条栅极线，第四列子画素均连接到位于所在行下方的一条栅极线。
在本实施例中，同一行的子画素按红色(Red，缩写R)、绿色(Green，缩写G)、蓝色(Blue,缩写B)的顺序依次排列，结构如图3所示。或者，在某些实施例中，同一行的子画素是按R、B、G的顺序依次排列。或者，同一行的子画素是按R、B、G、W(White)的顺序依次排列。显示屏结构的颜色配比不同，可以让显示屏更加准确地显示颜色，使得显示屏结构具有丰富的色彩，以满足用户的需求。
在本实施例中，为了让一条源极线传递的是同一颜色的子画素，即同一列的子画素的颜色相同。
在本实施例中，所述显示屏结构为LCD显示屏结构。或者，在某些实施例中，所述显示屏结构为有机发光二极管(OrganicLight-Emitting Diode，缩写OLED)显示屏结构。
在本实施例中，还包括驱动单元，所述驱动单元与所述源极线连接。所述驱动单元通过源极线将信号传输至子画素中。
在本实施例中，同一列中的子画素的极性相同，如同列的子画素的极性都是正极性或者负极性。
本申请的栅极线开启时间的宽度为2H(也可以是3H、4H等)，在此以2H为例，给子画素前面1H的预充电时间(此时间内子画素为即预充电阶段)，后面1H才是子画素真正的充电时间(此时间内子画素为即充电阶段)。如果栅极线开启时间的宽度为4H，可以给子画素前面2H的预充电时间(此时间内子画素为即预充电阶段)，后面2H才是子画素真正的充电时间(此时间内子画素为即充电阶段)。
在此进行说明消除第一条白线的原理，结合图4、图5和图6：
图5的虚线框内为图1中的白色框，栅极Gn+2(n为整数且大于或等于0)和栅极Gn+3之间的子画素是原来产生白线的子画素。以源极线S3、源极线S4、源极线S5和源极线S6为例，本申请的子画素充电阶段：当栅极线Gn打开，源极线S3、源极线S4、源极线S5和源极线S6上传送资料为127灰阶的电压资料。对于源极线S3和源极线S4上的子画素来说，由于此时子画素①和子画素②上的TFT开关均没有与栅极线Gn连接，则此时子画素①和子画素②均保持上一帧的127灰阶资料。对于源极线S5上的子画素(1)直接充电到当前帧127灰阶，源极线S6上的子画素(2)来说直接充电到当前帧127灰阶。预充电时间为前面的1H，真正充电时间为后面的1H，使得子画素均可以充满电。
当栅极线Gn+1打开时，在前面1H的预充电时间内，源极线S3和源极线S4上传输当前帧的127灰阶资料，子画素①和子画素②充电当前帧127灰阶电压资料。在栅极线Gn+1的后面1H真正充电时间，源极线S3和源极线S4上依旧传输当前帧的127灰阶资料，子画素①和子画素②充当前帧127灰阶资料。对于源极线S5和源极线S6来说，源极线S5和源极线S6上依然传输当前127灰阶的电压值，子画素(1)和子画素(2)上的TFT开关虽然不与栅极线Gn+1连接，但是栅极线Gn还没关闭，则子画素(1)和子画素(2)继续充当前127灰阶资料，充电将会充满。
当栅极线Gn+2打开时，源极线S3和源极线S4上依然传输当前帧的127灰阶资料，由于此时子画素③和子画素④上的TFT开关均没有与栅极线Gn+2连接，此时子画素③和子画素④保持上一帧的255灰阶资料，源极线S5和源极线S6此时传输当前帧的255灰阶资料。子画素(3)和子画素(4)充电到255灰阶资料，即栅极线Gn+2打开时刻到栅极线Gn+3打开时刻的时间距离为子画素(3)或者子画素(4)的预充电时间。
当栅极线Gn+3打开时，对于源极线S3和源极线S4来说，此时子画素③和子画素④开始充当前帧255灰阶资料。由于栅极线Gn+4没有与源极线S3和源极线S4连接，则源极线S3和源极线S4在栅极线Gn+4打开之前一直可以传输当前帧255灰阶资料，也就是说在整个栅极线Gn+3打开时间内子画素③和子画素④可一直充255灰阶资料，因此充电可以充满。而对于源极线S5和源极线S6来说，源极线S5和源极线S6依然传输当前255灰阶的电压值。虽然源极线S5和源极线S6上的子画素均不与栅极线Gn+3连接，但是栅极线Gn+2没有关闭，则此时子画素(3)和子画素(4)一就在充当前255灰阶电压值，则其电可充满。由于在栅极线Gn+2打开时，源极线S5传输当前帧255灰阶资料给子画素(3)，源极线S6也传输当前帧255灰阶资料给子画素(4)。相当于子画素(3)和子画素(4)的预充电的电位和真正充电的电位一样，因此子画素能完全充满电。如果是现有的显示屏结构，栅极线Gn+2和栅极线Gn+3之间的子画素是需要从当前帧127灰阶充到当前帧255灰阶的。
简而言之，本申请让原来预充电的电位资料传输给对应子画素时，使其和子画素真正充电时间的电位资料完全一样，侧面加长了子画素的真正充电时间(普通显示屏真正充电时间只为1H，现在为2H)。此时子画素③、子画素④、子画素(3)和子画素(4)皆可充满电，就不存在极性不同的子画素由于充电不一样而造成像素电极对VCOM的耦合程度不一样的问题，第一条白线便能被消除。
在此进行说明消除第二条白线的原理，结合图4、图7和图8：
图7的虚线框内为图1中的白色框。栅极线Gm+6(m为整数且大于或等于0)与Gm+7之间的子画素是原来异常处的第二条白线。依然以源极线S3、源极线S4、源极线S5和源极线S6为例。当栅极线Gm+4打开时，源极线S3、源极线S4、源极线S5和源极线S6上均传输当前帧的255灰阶电压，子画素①和子画素②不与栅极线Gm+4连接，子画素①和子画素②的电极电压为上一帧的255灰阶电压值。子画素(1)和子画素(2)充当前帧的255灰阶电压值。
当栅极线Gm+5打开时，源极线S3、源极线S4、源极线S5和源极线S6上依然传输当前帧的255灰阶电压，子画素①和子画素②与栅极线Gm+5连接，其子画素的电极充当前帧的255灰阶电压值。子画素(1)和子画素(2)不与栅极线Gm+5连接，但此时栅极线Gm+4也是打开的，因此继续充当前帧的255灰阶电压。
当栅极线Gm+6打开时，源极线S3和源极线S4上传输当前帧255灰阶电压，子画素①、子画素②与栅极线Gm+5连接，栅极线Gm+5还没关闭，子画素①、子画素②的电极继续充当前帧的255灰阶电压值。子画素③和子画素④不与栅极线Gm+6连接，保持上一帧的127灰阶电压值。子画素(1)、子画素(2)不与栅极线Gm+5连接，但子画素(1)、子画素(2)与栅极线Gm+4连接，Gm+4此时已经关闭，子画素(1)和子画素(2)子画素充当前帧255灰阶电压完成。源极线S5和源极线S6上传输当前帧127灰阶电压值，子画素(3)、子画素(4)与栅极线Gm+6连接，子画素(3)和子画素(4)充当前帧127灰阶电压值。
当栅极线Gm+7打开时，源极线S3、源极线S4、源极线S5和源极线S6上传输当前帧127灰阶电压。子画素③、子画素④与栅极线Gm+7连接，子画素③、子画素④的电极充当前帧的127灰阶电压值，下一条栅极线打开时，源极线S3和源极线S4上的电压也为当前帧127灰阶电压，并且子画素③和子画素④充127灰阶能够充满。子画素(3)、子画素(4)不与栅极线Gm+7连接，子画素(3)、子画素(4)与栅极线Gm+6连接，但此时栅极线Gm+6没有关闭，子画素(3)、子画素(4)继续充当前帧127灰阶电压值，且子画素(3)和子画素(4)充127灰阶能够充满。
上述技术方案利用两条栅极线来控制一行的子画素，配合子画素的电极的不同，可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与VCOM具有耦合效应，耦合程度的减小相当于侧面减少了白框的面积。白框的面积越小，导致VCOM更容易从被耦合的状态中恢复回来，使得异常的白线消失。
在另一个实施例中，同一列中的上、下相邻的两个子画素的极性是不同的，结构如图9所示。同一列中的子画素的极性是按“+、-、+、-”的顺序依次排列的。如此设置子画素的极性的排布，可以让显示屏具有省功耗的优点。虚线框为一个重复单元，这个重复单元里由源极线S1、源极线S2、源极线S3与子画素连接的方式构成，在显示屏其他位置以此重复单元为基础出现。当显示屏的分辨率不同，此重复单元出现的次数也不同。
其中，S1的数据传输规则如图10所示，S1控制红色子画素以“﹢、﹢、﹣、﹣”来回翻转；S2的数据传输规则如图11所示，S2控制绿色子画素以“﹣、﹣、﹢、﹢”来回翻转；S3的数据传输规则如图12所示，S3控制蓝色子画素以“﹢、﹢、﹣、﹣”来回翻转。
以源极线S1为例，普通dot inversion驱动源极线S1的正负极性翻转次数是本专利的2倍，本申请是two dot inversion的资料传输，但本申请的显示效果比具有one dotinversion驱动方式的面板的显示效果好。本申请同时又比具有one dot inversion驱动的方式的面板更省功耗。根据功耗公式P＝1/2*C*f*(△U)2,其中，f为源极线在一帧内电压信号高低变化的频率。本申请的正负翻转的频率f为普通one dot inversion的频率的1/2，则本申请比普通one dot inversion的驱动显示更省功耗。
要说明的是，预充电阶段的时间(预充电时间)为一段预设的时间，在本实施例中以2H来举例，可以根据实际的情况来进行调整到3H、4H、5H等；充电阶段的时间(充电时间)也为一段预设的时间，在本实施例中也以1H来举例，可以根据实际的情况来进行调整到3H、4H、5H等。本申请是以子画素从127灰阶电压向255灰阶电压进行转变来举例，在某些实施例中，也可以是30灰阶电压向127灰阶电压进行转变等。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
