欢迎光临小豌豆知识网!
当前位置:首页 > 物理技术 > 教育印鉴> 一种显示屏结构独创技术16790字

一种显示屏结构

2021-03-02 18:51:00

一种显示屏结构

  技术领域

  本实用新型涉及显示屏技术领域,尤其涉及一种显示屏结构。

  背景技术

  薄膜晶体管(ThinFilmTransistor,缩写TFT)在导通时的电流不一样,在某些特殊画面下会暴露出显示屏的显示缺陷。

  如在LCD显示屏领域,LCD显示屏均存在水平串扰的现象,即显示屏上出现白线,影响观感。图1是LCD显示屏的检测画面,目的是检测显示屏的显示效果是否存在缺陷。图2是LCD显示屏出现水平串扰现象(屏幕上具有肉眼可观察到的白线),而且水平串扰的严重程度还跟图1的白框的面积有关,白框越大,耦合越严重;白框越小,耦合较轻。

  实用新型内容

  为此,需要提供一种显示屏结构,解决显示屏出现白线的问题。

  为实现上述目的,本实施例提供了一种显示屏结构,包括子画素、栅极线、TFT开关和源极线;

  所述子画素为多个,多个的所述子画素按行与列排布,处于同一行中相邻两个子画素的极性不同,同一列中的子画素的极性相同;

  一个子画素包括有一个所述TFT开关,所述子画素连接其TFT开关的输出端;

  每行子画素包含处于上方和下方的两条所述栅极线,且相邻两行的子画素之间的栅极线为同一条;

  一个子画素通过其TFT开关的控制端与所述栅极线连接,同一行的子画素中,从第一个子画素起,连续的两个子画素为一组,同一组的两个子画素连接所在行的同一条栅极线,相邻两组的子画素依次连接所在行的两条栅极线中的一条;

  每列子画素的同一侧设置有一条所述源极线,一个子画素还通过其TFT开关的输入端连接所述源极线。

  进一步地,同一列中的子画素连接到的栅极线位于所在行的同一侧。

  进一步地,同一行的子画素按R、G、B的顺序依次排列。

  进一步地,同一列的子画素的颜色相同。

  进一步地,所述显示屏结构为LCD显示屏结构。

  进一步地,还包括驱动单元,所述驱动单元与所述源极线连接。

  别于现有技术,上述技术方案利用两条栅极线来控制一行的子画素,配合子画素的电极的不同,可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与VCOM具有耦合效应,耦合程度的减小相当于侧面减少了白框的面积。白框的面积越小,导致VCOM更容易从被耦合的状态中恢复回来,使得异常的白线消失。

  附图说明

  图1为现有显示屏的检测画面的剖面结构示意图;

  图2为现有显示屏出现白线的剖面结构示意图;

  图3为现有显示屏从127灰阶电压到255灰阶电压的时序图;

  图4为现有显示屏从255灰阶电压到127灰阶电压的时序图;

  图5为本实施例所述显示屏结构的剖面结构示意图;

  图6为本实施例所述显示屏结构的时序图;

  图7为本实施例消除第一条白线的显示屏结构的剖面结构示意图;

  图8为本实施例消除第一条白线的显示屏结构的时序图;

  图9为本实施例消除第二条白线的显示屏结构的剖面结构示意图;

  图10为本实施例消除第二条白线的显示屏结构的时序图。

  附图标记说明:

  1、子画素;

  2、TFT开关。

  具体实施方式

  为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。

  请参阅图1至图10,本实施例提供一种显示屏结构,包括子画素1、栅极线、TFT开关2和源极线。所述子画素1为多个,多个的所述子画素1按行与列排布,处于同一行中相邻两个子画素1的极性不同,即同一行的子像素是按“+、-、+、-”的顺序依次排列。处于同一列的子画素1的极性相同,同一列的子画素1均为正极性或者是负极性。一个子画素包括有一个所述TFT开关2,TFT开关2为薄膜晶体管(ThinFilmTransistor,缩写TFT),起到导通或者阻断电路上电流的作用。所述子画素连接其TFT开关2的输出端;每行子画素包含处于上方和下方的两条所述栅极线,且相邻两行的子画素之间的栅极线为同一条。即,两行的子画素是共用彼此之间的一条栅极线。一个子画素通过其TFT开关2的控制端与所述栅极线连接,同一行的子画素中,从第一个子画素起,连续的两个子画素为一组,同一组的两个子画素连接所在行的同一条栅极线,相邻两组的子画素依次连接所在行的两条栅极线中的一条;每列子画素的同一侧设置有一条所述源极线,一个子画素还通过其TFT开关2的输入端连接所述源极线。

  优选的,同一列中的子画素连接到的栅极线位于所在行的同一侧,结构如图5所示。即第一行的第一列的子画素连接到的栅极线G1位于第一行子画素的上方,第二行的第一列的子画素连接到的栅极线G2也位于第二行子画素的上方。第一行的第三列的子画素连接到的栅极线G2位于第一行子画素的下方,第二行的第三列的子画素连接到的栅极线G3位于第一行子画素的下方。这样的结构,同一列的子画素是间隔一条栅极线开启的时间而开启的。

  在本实施例中,同一行的子画素按红色(Red,缩写R)、绿色(Green,缩写G)、蓝色(Blue,缩写B)的顺序依次排列。或者,在某些实施例中,同一行的子画素是按R、B、G的顺序依次排列。或者,同一行的子画素是按R、B、G、W(White)的顺序依次排列。显示屏结构的颜色配比不同,可以让显示屏更加准确地显示颜色,使得显示屏结构具有丰富的色彩,以满足用户的需求。

  在本实施例中,为了让一条源极线传递的是同一颜色的子画素,即同一列的子画素的颜色相同。

  在本实施例中,所述显示屏结构为LCD显示屏结构。或者,在某些实施例中,所述显示屏结构为有机发光二极管(OrganicLight-EmittingDiode,缩写OLED)显示屏结构。

  在本实施例中,还包括驱动单元,所述驱动单元与所述源极线连接。所述驱动单元通过源极线将信号传输至子画素中。

  本申请将显示屏结构的子画素排布与驱动顺序进行调整,使不同区域的子画素从255灰阶电压变到127灰阶电压的时刻不同,达到消除显示屏出现的白线。本申请的栅极线开启时间的宽度为2H(也可以是3H、4H等),在此以2H为例,给子画素前面1H的预充电时间(此时间内子画素为即预充电阶段),后面1H才是子画素真正的充电时间(此时间内子画素为即充电阶段)。要说明的是,预充电阶段中,子画素充的是上一条栅极打开时源极线上所传输的资料。真正的充电时间是后面的1H,在这个充电阶段中子画素才充当前所需的资料。如果栅极线开启时间的宽度为4H,可以给子画素前面2H的预充电时间(此时间内子画素为即预充电阶段),后面2H才是子画素真正的充电时间(此时间内子画素为即充电阶段)。

  在此进行说明消除第一条白线原理,结合图6、图7和图8:

  图7的虚线框为图1中的白色框。栅极线Gn+1(n为整数且大于或等于0)和栅极线Gn+2之间的子画素是图2中产生第一条白线的子画素。请参阅图3,现有的显示屏在从127灰阶到255灰阶的时序中,当显示屏显示图1的图片时,在127灰阶与255灰阶交界处,源极线S3、源极线S4、源极线S5和源极线S6上分别是传递同样的子画素资料,即源极线S3、源极线S4、源极线S5和源极线S6上的子画素的电压资料都是同时由127灰阶电压资料转变为255灰阶电压资料,结构如图3所示。本申请的显示屏结构在从127灰阶到255灰阶的时序中,在127灰阶与255灰阶的交界处,源极线S3和源极线S4、源极线S5和源极线S6不是同时传递同样的子画素资料。

  当栅极线Gn打开,栅极线Gn+1未打开时(此时属于栅极线Gn的预充电阶段):源极线S3、源极线S4、源极线S5和源极线S6上都传递127灰阶子画素电压资料(即上一条栅极线打开时的源极线上传输的资料),由于子画素①和子画素②不与栅极线Gn相连,因此子画素①和子画素②的电极均保持上一帧的127灰阶电压资料。子画素(1)和子画素(2)与栅极线Gn连接,子画素(1)和子画素(2)的电极均预充(即预充电阶段)上一笔127灰阶的电压资料。

  当栅极线Gn保持开启,栅极线Gn+1打开时,子画素①和子画素②是与栅极线Gn+1相连,此时源极线S3和源极线S4上传递127灰阶电压资料,子画素①和子画素②先预充电(即预充电阶段)到127灰阶电压。而源极线S5上传递子画素(1)真正所需要的子画素资料电压,源极线S6上传递子画素(2)真正所需要的子画素资料电压。子画素(1)和子画素(2)在Gn打开的后面1H(即充电阶段)充电到真正的所需子画素127灰阶电压资料,同时与栅极线Gn+1连接的子画素(3)和子画素(4)先预充(即预充电阶段)到127灰阶电压。

  当栅极线Gn+1保持打开,栅极线Gn关闭时,由于子画素(3)和子画素(4)与栅极线Gn+1连接,源极线S5上传递子画素(3)真正所需的255灰阶电压资料,源极线S6上传递子画素(4)真正所需的255灰阶电压资料。子画素(3)和子画素(4)在栅极线Gn+1的后面1H(即充电阶段)充到255灰阶电压。此时子画素(3)和子画素(4)由之前的127灰阶电压(Gn保持开启,Gn+1打开时)变到了255灰阶电压,在这个过程中由于正负极性的子画素电极充电不一样,导致对VCOM的耦合程度也不一样,此时子画素(3)和子画素(4)存在对VCOM的耦合效应。由于源极线S3和源极线S4上的子画素没有与栅极线Gn+1连接,因此与栅极线Gn连接的子画素保持127灰阶电压资料,源极线S3和源极线S4在此刻没有从127灰阶变到255灰阶的动作,像素电极对VCOM没有耦合效应。同时,与栅极线Gn+2连接的子画素③和子画素④在栅极线Gn+2打开的前1H预充电(即预充电阶段)到127灰阶。

  当栅极线Gn+2为打开状态,栅极线Gn+1关闭时,源极线S3和源极线S4在此刻从127灰阶变到255灰阶,子画素③和子画素④的电极也从127灰阶变到255灰阶,子画素③和子画素④的电极对VCOM有耦合效应。但是此时源极线S5和源极线S6上没有与栅极线Gn+2连接的子画素,且源极线S5和源极线S6上传输的是255灰阶的电压资料,则子画素(3)和子画素(4)在此刻没有从127灰阶变到255灰阶的动作,而是保持255灰阶资料电压,因此源极线S5和源极线S6上的像素电极在栅极线Gn+2为打开状态且栅极线Gn+1关闭时,对VCOM没有耦合效应。

  与现有显示屏结构相比,现有显示屏在127灰阶向255灰阶过渡过程中,所有的子画素对VCOM都有耦合作用。上述技术方案利用两条栅极线来控制一行的子画素,配合子画素的电极的不同,可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与VCOM具有耦合效应,耦合程度的减小相当于侧面减少了图1中白框的面积。白框的面积越小,导致VCOM更容易从被耦合的状态中恢复回来,使得异常的白线消失。

  同理,在此说明消除第二条白线原理,结合图6、图9和图10:

  图9的虚线框为图1中的白色框。栅极线Gm+3(m为整数且m大于或者等于0)和栅极线Gm+4之间的子画素是产生第二条白线的子画素。请参阅图3,现有显示屏从127灰阶到255灰阶的时序中,当显示屏显示出图1的图片时,现有显示屏在255灰阶与127灰阶交界处,源极线S3、源极线S4、源极线S5和源极线S6上分别是传递同样的子画素资料,即源极线S3、源极线S4、源极线S5和源极线S6上的子画素的电压资料都是同时由255灰阶电压资料转变为127灰阶电压资料。本申请的显示屏结构在从127灰阶到255灰阶的时序中,在255灰阶与127灰阶交界处,源极线S3和源极线S4、源极线S5和源极线S6上不是同时传递同样的子画素资料。

  当栅极线Gm+2打开,栅极线Gm+3未打开时(此时属于栅极线Gm+2的预充电阶段),源极线S3、源极线S4、源极线S5和源极线S6上都传递255灰阶子画素电压资料(上一条栅极线打开时源极线上传输的资料)。由于子画素①和子画素②不与栅极线Gm+2相连,因此子画素①和子画素②的电极保持上一帧的255灰阶电压资料。子画素(1)和子画素(2)与栅极线Gm+2连接,子画素(1)和子画素(2)的电极均预充(即预充电阶段)上一笔255灰阶的电压资料。

  当栅极线Gm+2保持开启,栅极线Gm+3打开时,子画素①和子画素②与栅极线Gm+3相连,此时源极线S3和源极线S4上均传递255灰阶电压资料,子画素①和子画素②先预充电(即预充电阶段)到255灰阶电压。而源极线S5和源极线S6上传递子画素(1)真正所需要的子画素资料电压,源极线S6上传递子画素(2)真正所需要的子画素资料电压。子画素(1)和子画素(2)在栅极线Gm+2打开的后面1H充电(即充电阶段)到真正的所需子画素255灰阶电压资料,同时与栅极线Gm+3连接的子画素(3)和子画素(4)先预充(即预充电阶段)到255灰阶电压。

  当栅极线Gm+3保持打开,栅极线Gm+2关闭,由于子画素(3)、子画素(4)与Gm+3连接,源极线S5传递子画素(3)真正所需的127灰阶电压资料,源极线S6传递子画素(4)真正所需的127灰阶电压资料。子画素(3)和子画素(4)在Gm+3的后面1H(即充电阶段)充到127灰阶电压。此时子画素(3)和子画素(4)由之前预充的255灰阶电压(栅极线Gm+2保持开启,栅极线Gm+3打开时)变到了127灰阶电压。在这个过程中由于正极线与负极性的子画素电极充电不一样,导致对VCOM的耦合程度也不一样,此时子画素(3)和子画素(4)存在对VCOM的耦合效应。由于源极线S3和源极线S4依旧传输255灰阶电压资料,与栅极线Gm+3连接的子画素①和子画素②在栅极线Gm+3的后面1H充电到255灰阶电压,子画素①和子画素②的电极对VCOM没有耦合效应。由于栅极线Gm+4打开(处于预充电阶段,前1H时间),与栅极线Gm+4连接的源极线S3上的子画素淡的电极预充到255灰阶电压,与栅极线Gm+4连接的源极线S4上的子画素④的电极预充到255灰阶电压。

  当栅极线Gm+4为打开状态,栅极线Gm+3关闭时,源极线S3和源极线S4在此刻从255灰阶变到127灰阶,子画素③和子画素④的电极也从255灰阶变到127灰阶,子画素③和子画素④的电极对VCOM有耦合效应。但是此时源极线S5、源极线S6没有与栅极线Gm+4连接的子画素,且子画素(3)和子画素(4)在此刻没有从127灰阶变到255灰阶的动作,而是保持127灰阶资料电压,因此源极线S5、源极线S6上的像素的电极在栅极线Gm+4为打开状且Gm+3关闭时,对VCOM没有耦合效应。

  要说明的是,预充电阶段的时间(预充电时间)为一段预设的时间,在本实施例中以2H来举例,可以根据实际的情况来进行调整到3H、4H、5H等;充电阶段的时间(充电时间)也为一段预设的时间,在本实施例中也以1H来举例,可以根据实际的情况来进行调整到3H、4H、5H等。本申请是以子画素从127灰阶电压向255灰阶电压进行转变来举例,在某些实施例中,也可以是30灰阶电压向127灰阶电压进行转变等。

  需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。

《一种显示屏结构.doc》
将本文的Word文档下载到电脑,方便收藏和打印
推荐度:
点击下载文档

文档为doc格式(或pdf格式)