一种基于实时跟踪技术的原子钟平稳切换系统
技术领域
本发明涉及一种卫星星载原子钟时频生成与保持技术领域，特别是一种基于实时跟踪技术的原子钟平稳切换系统。
背景技术
北斗二号卫星以原子钟的10MHz频率作为卫星标准时间参考信号，时频生成与保持设备基准频率合成器接收两路原子钟输出的10MHz信号，利用主、备频综链路分别生成两路10.23MHz基准频率。经电子开关选择其中一路进入锁相环锁定高稳晶振，为导航卫星提供稳定可靠的10.23MHz基准频率。
当星上工作路原子钟或频率综合器发生故障时，会造成10.23MHz信号发生不连续的情况，包括信号中断、频率跳变和相位跳变，这些异常都可能导致导航服务中断或定位精度的下降。北斗二号的时频生成与保持设备基准频率合成器采用冗余备份加开关切换的方式应对这一问题，当工作路信号出现异常时，系统内部的故障检测模块会及时检测到异常，将输出频率切换到热备路。为了保证切换前后的信号平稳过渡，需要满足两个基本条件，一是切换前热备钟频率和相位与工作钟要保持一致，二是切换过程应尽可能快速，降低将异常传递出去的时间。
传统的星载时频生成与保持系统要么没有平稳切换的功能，要么虽然具有平稳切换功能，但主备钟的测量和跟踪为分时处理，做不到实时跟踪。前者无法保证工作钟故障时输出信号的平稳性，后者在两次跟踪的时间间隔内，主备钟相位差会随着主备钟频率残差发生漂移，降低切换前后相位跳变性能。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种基于实时跟踪技术的原子钟平稳切换系统，不需要分时测量频率和相位，通过实时跟踪算法保证跟踪周期与测量周期相等，确保切换前后频率和相位跳变指标
本发明的上述目的是通过如下技术方案予以实现的：
一种基于实时跟踪技术的原子钟平稳切换系统，包括双混频时差电路、FPGA模块、频综电路、电子开关和模拟锁相环；其中FPGA模块包括DDS模块、相差测量模块、无限脉冲响应数字滤波器模块和故障检测模块；
DDS模块：接收无限脉冲响应数字滤波器模块传来的频率控制信号；接收外部传来的原子钟主路信号，将原子钟主路信号进行数字频率合成处理生成主路数字信号，在频率控制信号的作用下，主路数字信号为频率可调主路数字信号；将频率可调主路数字信号发送至频综电路；接收外部传来的原子钟备路信号，将原子钟备路信号进行数字频率合成处理生成备路数字信号，在频率控制信号的作用下，备路数字信号为频率可调备路数字信号；将频率可调备路数字信号发送至频综电路；
频综电路：接收DDS模块传来的频率可调主路数字信号，将频率可调主路数字信号进行数模转换处理生成主路模拟信号，再将主路模拟信号进行混频处理生成两路主路混频信号，并将其中一路主路混频信号发送至电子开关，将另一路主路混频信号发送至双混频时差电路；接收DDS模块传来的频率可调备路数字信号，将频率可调备路数字信号进行数模转换处理生成备路模拟信号，再将备路模拟信号进行混频处理生成两路备路混频信号，并将其中一路备路混频信号发送至电子开关，将另一路备路混频信号发送至双混频时差电路；
双混频时差电路：接收频综电路传来的主路混频信号，将主路混频信号进行混频处理生成主路检测信号，将主路检测信号依次进行低通滤波和整形处理，生成两路处理后主路检测信号，并将其中一路处理后主路检测信号发送至相差测量模块，将另一路处理后主路检测信号发送至故障检测模块；接收频综电路传来的备路混频信号，将备路混频信号进行混频处理生成备路检测信号，将备路检测信号依次进行低通滤波和整形处理，生成两路处理后备路检测信号，并将其中一路处理后备路检测信号发送至相差测量模块，将另一路处理后备路检测信号发送至故障检测模块；
相差测量模块：接收双混频时差电路传来的处理后主路检测信号和处理后备路检测信号，利用FPGA内的高频时钟，以处理后主路检测信号为开门信号，以处理后备路检测信号为关门信号，测量得到主时钟和备时钟的相差值，并将相差值输出至无限脉冲响应数字滤波器模块；
无限脉冲响应数字滤波器模块：接收相差测量模块传来的相差值，对相差值进行滤波处理，生成频率控制信号，并将频率控制信号发送至DDS模块；
故障检测模块：接收双混频时差电路传来的处理后主路检测信号和处理后备路检测信号，分别测量处理后主路检测信号和处理后备路检测信号是否发生跳频跳相，当检测到主路检测信号或处理后备路检测信号发生跳频跳相后，生成切换控制信号，并将切换控制信号输出至电子开关；
电子开关：接收频综电路传来的主路混频信号和备路混频信号；接收故障检测模块传来的切换控制信号；根据切换控制信号选择主路混频信号或备路混频信号的其中一路输出到模拟锁相环；
模拟锁相环：接收电子开关传来的主路混频信号或备路混频信号，将主路混频信号或备路混频信号依次进行信号鉴相、滤波处理，生成整机的输出信号。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，原子钟平稳切换系统相位跟踪精度优于2ps，频率跟踪精度优于1e-14。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，所述的外部原子钟主路信号和外部原子钟备主路信号均为10MHz。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，所述的主路数字信号和备路数字信号均为230MHz；频率控制分辨率为0.018μHz。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，所述的主路模拟信号和备路模拟信号均为230KHz；两路主路混频信号和两路备路混频信号均为10.23MHz。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，所述的主路混频信号和备路混频信号均与10.229MHz的公共晶振进行混频处理；两路处理后主路检测信号和两路处理后备路检测信号均为1KHz。
在上述的一种基于实时跟踪技术的原子钟平稳切换系统，所述的主路混频信号或备路混频信号与与高稳压控晶振VCXO输出的10.23MHz信号进行鉴相处理；整机的输出信号为10.23MHz。
本发明与现有技术相比具有如下优点：
(1)本发明不需要分别测量主备钟相差和频差，只需要得到相差数据，采用无限脉冲响应数字滤波算法进行环路控制，得到控制信号，实现频率和相位的同时跟踪。在满足原子钟频率范围的基础上达到很高的跟踪精度。相位跟踪精度优于2ps，频率跟踪精度优于1e-14；
(2)本发明主备钟跟踪具有很强的实时性，环路锁定后热备钟可以实时连续地与工作钟保持相位和频率的一致，对热备钟的控制没有滞后，不存在在两次调整周期间发生切换导致输出信号跳变过大的情况。
附图说明
图1为本发明原子钟平稳切换系统示意图；
图2为本发明故障检测和自主切换的流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
以DDS和双混频时差电路为方案的硬件基础，通过下变频提高主备相差的测量精度。FPGA模块，实现主备钟相差的高精度测量，并通过无限脉冲响应数字滤波器对误差信号进行滤波和提纯，得到频率控制信号微调DDS的频率控制字，实现环路锁定。在FPGA内采用卫星钟快速故障检测方法，及时判断工作路信号的快变故障，并执行自主切换。主备钟实时跟踪的精度和故障检测的快速性保证了切换前后输出信号频率和相位跳变在一定的范围内。
频率综合器利用DDS技术生成一个0.23MHz的中间信号，与对应的10MHz信号混频产生10.23MHz卫星基准频率。同步控制功能主要由FPGA软件实现，主要完成以下三个功能：(1)实现两路10.23MHz信号的精密跟踪。包括对主备路信号的高精度鉴相，对误差信号的滤波处理和对DDS频率控制字的精细调整，最终完成热备路与工作路信号的同步。(2)对主备路10.23MHz信号进行快速故障检测，当发现某一路信号异常时，产生相应的告警信息。(3)对卫星钟进行切换控制，包括两种切换方式，一是异常情况下的自主切换逻辑，二是正常状态下的指令切换。同步控制过程中这三部分功能相辅相成，共同保证卫星钟在两种切换模式下的连续可靠运行。模拟锁相环和高稳晶振环节处于电子开关之后，通过对环路带宽和时间常数的调整，使得输出10.23MHz信号具有良好稳定度的同时，有效地降低环路响应时间对切换前后输出频率的影响。
如图1所示为原子钟平稳切换系统示意图，由图可知，一种基于实时跟踪技术的原子钟平稳切换系统，其特征在于：包括双混频时差电路、FPGA模块、频综电路、电子开关和模拟锁相环；其中FPGA模块包括DDS模块、相差测量模块、无限脉冲响应数字滤波器模块和故障检测模块；
DDS模块：接收无限脉冲响应数字滤波器模块传来的频率控制信号；接收外部传来的原子钟主路信号，将原子钟主路信号进行数字频率合成处理生成主路数字信号，在频率控制信号的作用下，主路数字信号为频率可调主路数字信号；将频率可调主路数字信号发送至频综电路；接收外部传来的原子钟备路信号，将原子钟备路信号进行数字频率合成处理生成备路数字信号，在频率控制信号的作用下，备路数字信号为频率可调备路数字信号；将频率可调备路数字信号发送至频综电路；外部原子钟主路信号和外部原子钟备主路信号均为10MHz；主路数字信号和备路数字信号均为230MHz；频率控制分辨率为0.018μHz。
频综电路：接收DDS模块传来的频率可调主路数字信号，将频率可调主路数字信号进行数模转换处理生成主路模拟信号，再将主路模拟信号进行混频处理生成两路主路混频信号，并将其中一路主路混频信号发送至电子开关，将另一路主路混频信号发送至双混频时差电路；接收DDS模块传来的频率可调备路数字信号，将频率可调备路数字信号进行数模转换处理生成备路模拟信号，再将备路模拟信号进行混频处理生成两路备路混频信号，并将其中一路备路混频信号发送至电子开关，将另一路备路混频信号发送至双混频时差电路。
双混频时差电路：接收频综电路传来的主路混频信号，将主路混频信号与10.229MHz的公共晶振进行混频处理生成主路检测信号，将主路检测信号依次进行低通滤波和整形处理，生成两路处理后主路检测信号，并将其中一路处理后主路检测信号发送至相差测量模块，将另一路处理后主路检测信号发送至故障检测模块；接收频综电路传来的备路混频信号，将备路混频信号与10.229MHz的公共晶振进行混频处理生成备路检测信号，将备路检测信号依次进行低通滤波和整形处理，生成两路处理后备路检测信号，并将其中一路处理后备路检测信号发送至相差测量模块，将另一路处理后备路检测信号发送至故障检测模块；两路处理后主路检测信号和两路处理后备路检测信号均为1KHz。
相差测量模块：接收双混频时差电路传来的处理后主路检测信号和处理后备路检测信号，利用FPGA内的高频时钟，以处理后主路检测信号为开门信号，以处理后备路检测信号为关门信号，测量得到主时钟和备时钟的相差值，并将相差值输出至无限脉冲响应数字滤波器模块。
无限脉冲响应数字滤波器模块：接收相差测量模块传来的相差值，对相差值进行滤波处理，生成频率控制信号，并将频率控制信号发送至DDS模块；
故障检测模块：接收双混频时差电路传来的处理后主路检测信号和处理后备路检测信号，分别测量处理后主路检测信号和处理后备路检测信号是否发生跳频跳相，当检测到主路检测信号或处理后备路检测信号发生跳频跳相后，生成切换控制信号，并将切换控制信号输出至电子开关。
电子开关：接收频综电路传来的主路混频信号和备路混频信号；接收故障检测模块传来的切换控制信号；根据切换控制信号选择主路混频信号或备路混频信号的其中一路输出到模拟锁相环。
模拟锁相环：接收电子开关传来的主路混频信号或备路混频信号，将主路混频信号或备路混频信号依次进行信号鉴相、滤波处理，生成整机的输出信号；其中，主路混频信号或备路混频信号与与高稳压控晶振VCXO输出的10.23MHz信号进行鉴相处理；整机的输出信号为10.23MHz。
原子钟平稳切换系统相位跟踪精度优于2ps，频率跟踪精度优于1e-14。
如图2所示为本发明故障检测和自主切换的流程示意图，由图可知，包括如下步骤：
步骤1，双混频时差电路对两路10.23MHz基准频率进行下变频，获得主、备路1KHz检测信号，FPGA接收主备路1KHz检测信号，利用61MHz高频时钟作为采样钟，测量得到高精度主备相差数据。
步骤2，FPGA内设计一阶无限脉冲响应数字滤波器，通过设置滤波器带宽和阻尼系数等环路参数，在噪声性能和动态范围之间得到平衡，使得在原子钟的极限准确度范围内，能够实现环路锁定，相位跟踪精度小于2ps。
步骤3，在环路滤波器平滑得到的压控变化量上叠加一个直流分量，得到频率控制字的调整量，在积分周期内作用在DDS上对热备路信号实现频率和相位的跟踪。
步骤4，FPGA内故障检测模块不断检测原子钟10MHz和10.23MHz基准频率的完好性，一旦发生信号中断或者超出阈值范围的跳频、跳相异常，将对应支路的状态遥测置为“异常”，并触发自主切换逻辑，输出切换信号控制电子开关完成切换。
步骤5，电子开关切换后输出的10.23MHz信号通过锁相环重新锁定10.23MHz高稳压控晶振，完成平稳切换过程。
为了保证可靠性，系统采用冗余设计，同时接收两台原子钟的10MHz信号，通过主、备份频率合成器分别得到主、备份10.23MHz基准频率信号，由电子开关选择其中一路作为锁相环电路的参考。锁相环电路将10.23MHz的高稳压控晶体振荡器的输出频率锁定在参考信号上，通过合理的参数设置，使得最终输出的10.23MHz信号保持了铷钟的长期稳定度。
主备钟实时跟踪算法和卫星钟故障快速检测方法是卫星钟平稳切换方案的核心。为了实现精密跟踪，方案采用DDS原理生成主、备0.23MHz信号，DDS电路采用46bit相位累加器和频率控制字，使得频率控制精度达到0.018μHz。主备路检测信号利用双混频时差法得到，将主备相差测量精度提高到1.6ps。保证跟踪环路具有很高的测控精度。得到高精度的主备相差信号后，采用一阶无限脉冲响应数字滤波器作为环路滤波器对误差信号进行PI调节，形成频率增量信号对热备路DDS的频率控制字进行控制，由于NCO本身具有积分特性，因此整个环路为二阶环路，通过合理选取环路带宽和环路阻尼系数，在满足原子钟频率动态范围的基础上获得尽可能高的跟踪精度。
实时跟踪算法保证了热备路与工作路10.23MHz信号的相位和频率在任意时间段内均保持同步状态。这时如果工作路信号发生故障，基准频率合成器将输出信号自主切换到热备路，由于此前热备钟已经跟踪上工作钟，因此故障发生前和完成切换后的输出信号相比，相位频率不会发生大的跳变，但在故障发生后到完成切换前的这段时间，已经故障的信号将通过锁相环传递出去，为了降低这个时间段内输出信号的突变，需要同时保证故障检测的准确性和快速性。方案中故障检测模块可以对卫星钟信号中断和跳频跳相两种故障模式进行响应，信号中断故障采用高精度时钟对单路原子钟进行测量得到，而跳频跳相检测除了检测单路信号还需要根据两路信号互比的结果进行综合判断。
故障检测时间是影响平稳切换的重要因素，方案对信号中断的检测可以在若干个10MHz周期内完成，将检测时间控制在微秒量级。对钟跳频跳相的检测在检测信号的若干周期内完成，可以控制在10ms以内。由于锁相环的环路时间常数远大于10ms，在故障后发生后切换完成前的时间段内，异常信号不会通过锁相环输出，保证了在这个时间段内信号的连续性。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
