集成电路装置、电子设备和移动体
技术领域
本发明涉及集成电路装置、电子设备和移动体等。
背景技术
以往，已知具有时间数字转换电路的电路装置。时间数字转换电路将时间转换为数字值。作为这样的具有时间数字转换电路的电路装置的现有例，例如已知专利文献1～4所公开的现有技术。
在专利文献1～3的现有技术中，使用所谓的游标延迟电路实现了时间数字转换。在游标延迟电路中，使用作为半导体元件的延迟元件来实现时间数字转换。
专利文献4中公开了如下的微小时间计测装置，其具有：输出第1时钟脉冲的第1石英振荡元件、输出第2时钟脉冲的第2石英振荡元件、边沿一致检测电路、同步计数器、微型计算机和发送时刻控制部。边沿一致检测电路检测第1、第2时钟脉冲的同步点。同步计数器与第1、第2时钟脉冲同步地进行计数处理。微型计算机根据同步计数器的值，计算从开始脉冲到停止脉冲为止的未知时间。发送时刻控制部根据边沿一致检测电路的输出以及同步计数器和微型计算机的值来输出开始脉冲。
专利文献1：日本特开2009-246484号公报
专利文献2：日本特开2007-110370号公报
专利文献3：日本特开2010-119077号公报
专利文献4：日本特开平5-87954号公报
在专利文献1～3的现有技术中，使用所谓的游标延迟电路实现了时间数字转换。在游标延迟电路中，使用作为半导体元件的延迟元件来实现时间数字转换。但是，在使用半导体元件的时间数字转换中，虽然分辨率的提高比较容易，但存在难以提高精度的课题。
在专利文献4的现有技术中，使用2个石英振荡元件实现了时间数字转换。然而，在该现有技术中，作为使2个石英振荡元件振荡的2个振荡电路的各振荡电路内置于各石英振荡元件中，所以时间测量所使用的电路利用与振荡电路不同的IC芯片或电路部件来实现。因此，无法实现针对2个振荡电路的适当的控制处理，其结果，时间数字转换的高性能化变得困难。
发明内容
根据本发明的一些方式，可提供一种能够实现时间数字转换的处理的高性能化和简化等的集成电路装置、电子设备和移动体等。
本发明正是为了解决上述课题中的至少一部分而完成的，可作为以下方式或形式来实现。
本发明的一个方式涉及集成电路装置，该集成电路装置包含：第1振荡电路，其使第1振荡元件振荡，生成第1时钟频率的第1时钟信号；第2振荡电路，其使第2振荡元件振荡，生成与所述第1时钟频率不同的第2时钟频率的第2时钟信号；以及时间数字转换电路，其使用所述第1时钟信号和所述第2时钟信号，将时间转换为数字值。
在本发明的一个方式中，通过利用第1、第2振荡电路使第1、第2振荡元件振荡，生成不同时钟频率的第1、第2时钟信号。而且，使用由第1、第2振荡电路生成的第1、第2时钟信号，进行将时间转换为数字值的时间数字转换。这样，如果使用第1、第2时钟信号，则能够使用精度较高的时钟频率的时钟信号来实现时间数字转换，所以与使用半导体元件实现时间数字转换的情况相比，可实现时间数字转换的高精度化，该第1、第2时钟信号是使用第1、第2振荡元件而生成的。此外，由于生成第1、第2时钟信号的第1、第2振荡电路内置于集成电路装置中，所以与振荡电路未内置于集成电路装置中的情况相比，可实现时间数字转换的处理的高性能化和简化等。
此外，在本发明的一个方式中，也可以是，包含控制部，该控制部控制所述第1振荡电路和所述第2振荡电路中的至少一个振荡电路。
由此，能够通过控制部对振荡电路的控制来实现如下控制：用于实现时间数字转换的处理的高性能化和简化的控制。
此外，在本发明的一个方式中，也可以是，所述控制部控制所述至少一个振荡电路的振荡信号的振荡频率和相位中的至少一个。
如果这样控制振荡信号的振荡频率和/或相位，则能够将第1、第2时钟信号的频率关系和/或相位关系设定为适当的关系等。
此外，在本发明的一个方式中，也可以是，所述控制部控制所述至少一个振荡电路，使得所述第1时钟信号和所述第2时钟信号成为给定的频率关系或给定的相位关系。
由此，能够在第1、第2时钟信号的频率关系或相位关系为适当的状态下，实现时间数字转换。
此外，在本发明的一个方式中，也可以是，所述控制部控制所述至少一个振荡电路，使得在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，成为N/f1＝M/f2，其中，N、M为2以上的相互不同的整数。
由此，能够使第1、第2时钟信号成为适当的频率关系来实现时间数字转换。
此外，在本发明的一个方式中，也可以是，包含：第1端子，其用于将所述第1振荡元件的一端和所述第1振荡电路连接起来；第2端子，其用于将所述第1振荡元件的另一端和所述第1振荡电路连接起来；第3端子，其用于将所述第2振荡元件的一端和所述第2振荡电路连接起来；以及第4端子，其用于将所述第2振荡元件的另一端和所述第2振荡电路连接起来。
如果将这样的第1～第4端子设置于集成电路装置，则能够将电路元件与这些端子连接，或者使用这些端子进行第1、第2振荡电路的控制等。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路将第1信号和第2信号的转变时刻的时间差转换为数字值。
由此，能够使用由第1、第2振荡元件生成的第1、第2时钟信号，将第1、第2信号的转变时刻的时间差高精度地转换为数字值。
此外，在本发明的一个方式中，也可以是，在所述第1时钟信号和所述第2时钟信号的相位同步时刻后，时钟间时间差为Δt～i×Δt的情况下，所述时间数字转换电路通过确定所述第1信号和所述第2信号的所述时间差是否与作为所述时钟间时间差的Δt～i×Δt中的任意一个对应，求出所述数字值，其中，所述时钟间时间差为第1时钟周期～第i时钟周期中的所述第1时钟信号和所述第2时钟信号的转变时刻的时间差，Δt为分辨率，i为2以上的整数。
由此，能够在相位同步时刻后，有效利用例如每次增加Δt的时钟间时间差将第1、第2信号的时间差转换为数字值。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号的第1相位同步时刻与第2相位同步时刻之间的期间为测量期间、所述第1时钟信号和所述第2时钟信号的转变时刻的时间差为时钟间时间差的情况下，所述时间数字转换电路在所述测量期间的多个时钟周期中产生多个所述第1信号，取得信号电平与产生的多个所述第1信号对应地变化的多个所述第2信号，根据用于对所述多个时钟周期的各时钟周期中的所述第1信号和所述第2信号的所述时间差、与所述各时钟周期中的所述时钟间时间差进行比较的比较处理的结果，求出所述数字值。
由此，能够在测量期间内的多个时钟周期中产生多个第1信号，使用各时钟周期中的第1、第2时钟信号的时钟间时间差，求出这多个第1信号和对应的多个第2信号的时间差的数字值。由此，能够实现时间数字转换的高速化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号的第1相位同步时刻与第2相位同步时刻之间的期间为第1更新期间、所述第2相位同步时刻与第3相位同步时刻之间的期间为第2更新期间、所述第1时钟信号和所述第2时钟信号的转变时刻的时间差为时钟间时间差的情况下，在所述第1更新期间中，所述时间数字转换电路在第m时钟周期中产生所述第1信号，取得信号电平与产生的所述第1信号对应地变化的所述第2信号，进行用于对所述第m时钟周期中的所述第1信号和所述第2信号的所述时间差、与所述时钟间时间差进行比较的比较处理，在所述第2更新期间中，所述时间数字转换电路在根据所述第1更新期间中的所述比较处理的结果而设定的第n时钟周期中产生所述第1信号，取得信号电平与产生的所述第1信号对应地变化的所述第2信号，进行用于对所述第n时钟周期中的所述第1信号和所述第2信号的所述时间差、与所述时钟间时间差进行比较的比较处理，其中，m为1以上的整数，n为1以上的整数。
由此，能够对上次的更新期间中的比较处理的结果进行反馈，设定在此次的更新期间中产生第1信号的时钟周期，实现时间数字转换。
此外，在本发明的一个方式中，也可以是，所述时间数字转换电路按照与所述第1时钟频率和所述第2时钟频率的频率差对应的分辨率将时间转换为数字值。
由此，能够使用第1、第2时钟频率的频率差设时刻间数字转换的分辨率，能够实现时间数字转换的高性能化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟频率为f1、所述第2时钟频率为f2的情况下，所述时间数字转换电路按照成为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值。
由此，例如通过减小第1、第2时钟频率的频率差，或者使第1、第2时钟频率成为较高的频率，能够减小分辨率，能够实现时间数字转换的高性能化。
此外，在本发明的一个方式中，也可以是，所述第1振荡元件和所述第2振荡元件为石英振子。
如果这样使用石英振子生成第1、第2时钟信号，则可实现第1、第2时钟频率的高精度化等。
此外，在本发明的一个方式中，也可以是，包含：第一PLL电路，其进行所述第1时钟信号和基准时钟信号的相位同步；以及第二PLL电路，其进行所述第2时钟信号和所述基准时钟信号的相位同步。
通过这样使用第一、第二PLL电路相位同步，与利用1个PLL电路进行第1、第2时钟信号的相位同步的情况相比，能够提高相位同步的频度，能够实现使用了第1、第2时钟信号的时间数字转换的处理的高性能化。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号的每个时钟周期的抖动量为J、时间数字转换的分辨率为Δt的情况下，J≤Δt。
由此，能够抑制如由于抖动量超过分辨率而导致时间数字转换的精度劣化的情形。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻和下一次进行相位同步的时刻之间的期间内的、所述一个时钟信号的时钟数为K的情况下，J≥Δt/K。
由此，能够抑制如主要由于分辨率而导致时间数字转换的精度劣化的情形。
此外，在本发明的一个方式中，也可以是，在设所述第1时钟信号和所述第2时钟信号中的一个时钟信号相对于另一个时钟信号或基准时钟信号进行相位同步的时刻和下一次进行相位同步的时刻之间的期间内的、所述一个时钟信号的时钟数为K的情况下，(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)。
由此，能够以考虑了累积抖动的影响的分辨率实现时间数字转换，可实现时间数字转换的高精度化。
此外，另外，本发明的其他方式涉及电子设备，该电子设备包含上述任意一项所述的集成电路装置。
另外，本发明的其他方式涉及移动体，该移动体包含上述任意一项所述的集成电路装置。
附图说明
图1是本实施方式的集成电路装置的基本结构例。
图2是使用了时钟频率差的时间数字转换方法的说明图。
图3是示出信号STA、STP之间的关系的图。
图4是示出使用了信号STA、STP的物理量测量的例子的图。
图5是本实施方式的集成电路装置的第1结构例。
图6是振荡信号的振荡频率的控制的说明图。
图7是振荡信号的相位的控制的说明图。
图8是说明本实施方式的时间数字转换的信号波形图。
图9是说明时间数字转换的第1方式的信号波形图。
图10是说明时间数字转换的第2方式的信号波形图。
图11是本实施方式的集成电路装置的第2结构例。
图12是同步电路的第1结构例。
图13是说明同步电路的动作的信号波形图。
图14是同步电路的第2结构例。
图15是振荡电路的第1结构例。
图16是振荡电路的第2结构例。
图17是时间数字转换电路的结构例。
图18是相位检测器的结构例。
图19是说明信号STA的重复方式的信号波形图。
图20是说明信号STA的重复方式的信号波形图。
图21是说明时钟周期指定值的更新方式的信号波形图。
图22是说明时钟周期指定值的更新方式的信号波形图。
图23是说明时钟周期指定值的更新方式的信号波形图。
图24是说明二分检索方法(二进制搜索方式)的信号波形图。
图25是本实施方式的集成电路装置的其他结构例。
图26是说明实施方式的集成电路装置的其他结构例的动作的信号波形图。
图27是示出分频比设定的一例的图。
图28是随机漫步、量子漫步的说明图。
图29是累积抖动的说明图。
图30是针对分辨率与抖动之间的关系的说明图。
图31是针对分辨率与抖动之间的关系的说明图。
图32是物理量测量装置的结构例。
图33是电子设备的结构例。
图34是移动体的结构例。
标号说明
CK1、CK2：第1、第2时钟信号；f1、f2：第1、第2时钟频率；XTAL1、XTAL2、XTAL3：第1、第2、第3振荡元件；Δt：分辨率；STA、STP：第1、第2信号；CIN：时钟周期指定值(时钟周期指定信息)；CCT：时钟周期值；DQ：数字值；TDF：时间差；TR：时钟间时间差；TCNT：计数值；TS：测量期间；TM、TMA、TMB：相位同步时刻；TP、TP1～TP4：更新期间；N、M：时钟数；DCK1、DCK2：第1、第2分频时钟信号；P1～P4：第1～第4端子；L1～L4：信号布线；10：集成电路装置；20：时间数字转换电路；21、22：相位检测器；30：处理部；31：输出代码生成部；32：信号输出部；33：寄存器部；40：计数器部；100：振荡电路；101、102、103：振荡电路；110：同步电路；112：计数器；120：PLL电路、122、124：分频电路；126：相位检测器；128：电荷泵电路；130：PLL电路；132、134：分频电路；136：相位检测器；138：电荷泵电路；206：汽车(移动体)；207：车体；208：控制装置；209：车轮；400：物理量测量装置；410：封装；412：基底部；414：盖部；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部。
具体实施方式
以下，针对本发明的优选实施方式详细地进行说明。另外，以下说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当限定，在本实施方式中说明的所有结构并非都必须是本发明的解决手段。
1.集成电路装置
图1示出本实施方式的集成电路装置10的基本结构例。集成电路装置10包含振荡电路101、102和时间数字转换电路20。还可以包含端子P1、P2、P3、P4。另外，集成电路装置10不限于图1的结构，可以实施省略其中一部分的结构要素、或追加其他结构要素等各种变形。
振荡电路101(第1振荡电路)使振荡元件XTAL1(第1振荡元件)振荡。而且，生成时钟频率f1(第1时钟频率)的时钟信号CK1(第1时钟信号)。振荡电路102(第2振荡电路)使振荡元件XTAL2(第2振荡元件)振荡。而且，生成时钟频率f2(第2时钟频率)的时钟信号CK2(第2时钟信号)。振荡电路101、102由振荡用的缓冲电路、和电容器或电阻等电路元件构成。由振荡电路101、102生成的时钟信号CK1、CK2被供给到时间数字转换电路20。
时间数字转换电路20使用时钟信号CK1和时钟信号CK2将时间转换为数字值。具体而言，输入使用振荡元件XTAL1而生成的时钟频率f1的时钟信号CK1和使用振荡元件XTAL2而生成的时钟频率f2的时钟信号CK2。而且，使用时钟信号CK1、CK2将时间转换为数字值。在图1的例子中，时间数字转换电路20使用时钟频率f1、f2的时钟信号CK1、CK2将信号STA(第1信号。例如开始信号)和信号STP(第2信号。例如停止信号)的转变时刻的时间差转换为数字值DQ。另外，以下主要对在将信号STA、STP(第1信号、第2信号)的转变时刻的时间差转换为数字值的时间数字转换中应用了本实施方式的方法的情况进行说明，但本实施方式不限于此。例如也可以在用于测量绝对时刻等的时间数字转换等中应用本实施方式的方法。
时钟频率f2是与时钟频率f1不同的频率，例如是比时钟频率f1低的频率。此外，信号STA和信号STP的转变时刻的时间差是信号STA和信号STP的边沿间(例如上升沿间或下降沿间)的时间差。此外，时间数字转换电路20也可以进行数字值DQ的滤波处理(数字滤波处理、低通滤波处理)，输出滤波处理后的数字值DQ。
振荡元件XTAL1、XTAL2例如是压电振子。具体而言，振荡元件XTAL1、XTAL2例如为石英振子。例如是AT切类型、或SC切类型等厚度剪切振动类型的石英振子。例如振荡元件XTAL1、XTAL2可以是简单封装类型(SPXO)的振子，也可以是具有恒温槽的恒温槽类型(OCXO)、或者不具有恒温槽的温度补偿类型(TCXO)的振子。此外，作为振荡元件XTAL1、XTAL2，也可以采用SAW(Surface Acoustic Wave：表面弹性波)谐振器、作为硅制振子的MEMS(Micro Electro Mechanical Systems：微机电系统)振子等。
集成电路装置10包含端子P1～P4(第1～第4端子。第1～第4焊盘)。端子P1～P4是振荡元件连接用的端子(焊盘)。端子P1(第1端子)是用于将振荡元件XTAL1的一端和振荡电路101连接起来的端子。端子P2(第2端子)是用于将振荡元件XTAL1的另一端和振荡电路101连接起来的端子。振荡元件XTAL1的一端、另一端例如是振荡元件XTAL1的第1、第2电极。振荡元件XTAL1和振荡电路101利用信号布线L1、L2相连接。信号布线L1、L2例如是物理量测量装置的封装的内部布线(金属布线)。这些信号布线L1、L2将振荡元件XTAL1的一端、另一端(第1、第2电极)和集成电路装置10的端子P1、P2连接起来。物理量测量装置由集成电路装置10和振荡元件XTAL1、XTAL2构成，集成电路装置10和振荡元件XTAL1、XTAL2被收纳于物理量测量装置的封装中。
端子P3(第3端子)是用于将振荡元件XTAL2的一端和振荡电路102连接起来的端子。端子P4(第4端子)是用于将振荡元件XTAL2的另一端和振荡电路102连接起来的端子。振荡元件XTAL2的一端、另一端例如是振荡元件XTAL2的第1、第2电极。振荡元件XTAL2和振荡电路102利用信号布线L3、L4相连接。信号布线L3、L4例如是物理量测量装置的封装的内部布线(金属布线)。这些信号布线L3、L4将振荡元件XTAL2的一端、另一端(第1、第2电极)和集成电路装置10的端子P3、P4连接起来。
另外，在图1中，设置2个振荡电路101、102，时间数字转换电路20使用来自这2个振荡电路101、102的2个时钟信号CK1、CK2进行了时间数字转换，但本实施方式不限于此。例如也可以设置3个以上的振荡电路，生成3个以上的时钟信号，使用这3个以上的时钟信号进行时间数字转换。例如除时钟信号CK1、CK2以外，还使用第3时钟信号进行时间数字转换。由此，可实现时间数字转换的进一步高性能化(高精度化等)。
如图1所示，在本实施方式中，使用振荡元件XTAL1、XTAL2生成时钟信号CK1、CK2，使用这些时钟信号CK1、CK2进行了时间数字转换，所以可实现时间数字转换的高精度化等。特别是，与使用作为半导体元件的延迟元件实现时间数字转换的上述专利文献1～3的现有方法相比，能够大幅提高时间数字转换的精度。
此外，在上述专利文献4的现有方法中，振荡电路设置于石英振荡元件侧，在微型计算机等电路装置侧未设置振荡电路。因此，第1、第2石英振荡元件仅进行自由运行的振荡动作，无法控制第1、第2石英振荡元件的振荡动作。而且，具有如下问题：无法使来自第1、第2石英振荡元件的第1、第2时钟脉冲成为给定的频率关系和给定的相位关系，所以导致电路处理和电路结构的复杂化，无法充分实现电路处理的高性能化。
与此相对，在本实施方式中，如图1所示，使振荡元件XTAL1、XTAL2振荡的振荡电路101、102内置于集成电路装置10中。因此，能够控制振荡电路101、102，或者使时钟信号CK1、CK2成为给定的频率关系和给定的相位关系。由此，能够实现时间数字转换的处理的高性能化和简化等。
此外，在本实施方式中，如图1所示，与振荡元件XTAL1、XTAL2连接用的端子P1～P4设置于集成电路装置10。如果将这样的端子P1～P4设置于集成电路装置10，则能够将可变电容电路等电路元件例如与后述的图15、图16的振荡电路的端子(P1～P4)的节点(NB1、NB2、NX1)连接，控制振荡频率等。由此，能够控制振荡电路101、102的振荡频率，或者将时钟信号CK1、CK2设定为给定的频率关系。此外，通过将端子P1～P4设置于集成电路装置10，能够使用后述的图12的同步电路110将振荡环路LP1、LP2进行电连接，或者利用图14的PLL电路120控制振荡电路101的振荡频率，从而实现相位同步。
此外，在图1中，时间数字转换电路20将信号STA和信号STP(第1、第2信号)的转变时刻的时间差转换为了数字值DQ。例如进行时钟信号CK1、CK2的相位同步，在该相位同步的时刻后，时间数字转换电路20使用时钟信号CK1使信号STA的信号电平转变。例如使信号STA的信号电平从第1电压电平(例如L电平)变化为第2电压电平(例如H电平)。具体而言，时间数字转换电路20生成脉冲信号的信号STA。
然后，时间数字转换电路20通过进行信号电平与信号STA对应地转变的信号STP与时钟信号CK2的相位比较，求出与时间差对应的数字值DQ。例如通过相位比较，判断信号STP和时钟信号CK2的相位的前后关系调换的时刻，求出数字值DQ。相位的前后关系调换的时刻是如下时刻：在该时刻，从信号STP和时钟信号CK2中的一个信号的相位比另一个信号延迟的状态调换成一个信号的相位比另一个信号提前的状态。例如通过根据信号STP和时钟信号CK2中的一个信号对另一个信号进行采样等，能够实现该信号STP和时钟信号CK2的相位比较。或者，也可以使用基于时钟信号CK1的第1计数值和基于时钟信号CK2的第2计数值，实现相位比较用的比较处理。
这样，在图1中，根据时钟信号CK1来生成信号STA，进行信号电平与所生成的信号STA对应地转变的信号STP与时钟信号CK2的相位比较，求出与信号STA和信号STP的转变时刻的时间差对应的数字值DQ。由此，能够自发地生成在时间数字转换中使用的第1信号，并实现高性能(高精度、高分辨率)的时间数字转换。
图2是使用了时钟频率差的时间数字转换方法的说明图。在t0，时钟信号CK1、CK2的转变时刻(相位)一致。然后，在t1、t2、t3……，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR(相位差)以成为Δt、2Δt、3Δt这样的方式变长。在图2中，用TR的宽度的脉冲信号表示时钟间时间差。
而且，在本实施方式的时间数字转换中，例如使用多个振荡元件，利用该时钟频率差将时间转换为数字值DQ。即，在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，时间数字转换电路20以与时钟频率f1、f2的频率差|f1-f2|对应的分辨率将时间转换为数字值DQ。例如图2所示，利用游标卡尺的原理将时间转换为数字值DQ。
由此，能够使用时钟频率f1、f2的频率差|f1-f2|来设时刻间数字转换的分辨率，能够实现时间数字转换的精度、分辨率等性能的提高等。
具体而言，本实施方式的时间数字转换的分辨率(时间分辨率)能够表示为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)。而且，时间数字转换电路20以成为Δt＝|1/f1-1/f2|＝|f1-f2|/(f1×f2)的分辨率Δt将时间转换为数字值DQ。分辨率表示为Δt＝|f1-f2|/(f1×f2)，成为与频率差|f1-f2|对应的分辨率。
由此，能够通过时钟频率f1、f2的设定来设时刻间数字转换的分辨率。例如通过减小时钟频率f1、f2的频率差|f1-f2|，能够减小分辨率Δt，能够实现高分辨率的时间数字转换。此外，通过将时钟频率f1、f2设为较高的频率，能够减小分辨率Δt，能够实现高分辨率的时间数字转换。而且，如果使用振荡元件XTAL1、XTAL2来生成时钟频率f1、f2的时钟信号CK1、CK2，则与使用作为半导体元件的延迟元件的情况相比，还可实现时间数字转换的精度的提高。
特别是在本实施方式中，使用了石英振子，作为振荡元件XTAL1、XTAL2(第1、第2振荡元件)。例如使用了AT切类型、或SC切类型等厚度剪切振动类型的石英振子。这样，如果使用石英振子来生成时钟信号CK1、CK2，则可实现时钟频率f1、f2的高精度化。例如能够将由于制造偏差或温度变动等环境变动引起的时钟频率f1、f2的变动抑制为最小限度。因此，还能够将分辨率Δt＝|f1-f2|/(f1×f2)的变动抑制为最小限度，能够实现时间数字转换的进一步的高性能化等。
图3是示出信号STA(第1信号、开始信号)和信号STP(第2信号、停止信号)之间的关系的图。本实施方式的时间数字转换电路20将信号STA和信号STP的转变时刻的时间差TDF转换为数字值。另外，在图3中，TDF为信号STA和信号STP的上升的转变时刻之间(上升沿间)的时间差，但也可以是信号STA和信号STP的下降的转变时刻之间(下降沿间)的时间差。
图4是示出使用了信号STA、STP的物理量测量的例子的图。例如包含本实施方式的集成电路装置10的物理量测量装置使用信号STA向对象物(例如车辆的周围的物体)射出照射光(例如激光)。然后，通过来自对象物的反射光的接收，生成信号STP。例如物理量测量装置通过对受光信号进行波形整形来生成信号STP。由此，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，例如能够以飞行时间(TOF)的方式测量与对象物之间的距离作为物理量，例如能够利用于车辆的自动驾驶等。
或者，物理量测量装置使用信号STA将发送声波(例如超声波)发送到对象物(例如生物体)。然后，通过来自对象物的接收声波的接收，生成信号STP。例如物理量测量装置通过对接收声波进行波形整形来生成信号STP。由此，通过将信号STA和信号STP的转变时刻的时间差TDF转换为数字值，能够测量与对象物之间的距离等，能够进行基于超声波的生物体信息的测量等。
另外，在图3、图4中，也可以通过信号STA对发送数据进行发送，并使用基于接收数据的接收的信号STP，由此测量从发送了发送数据起至接收到接收数据为止的时间。此外，由本实施方式的物理量测量装置测量的物理量不限于时间、距离，还可以考虑流量、流速、频率、速度、加速度、角速度或角加速度等各种物理量。
2.第1结构例
图5示出本实施方式的集成电路装置10的第1结构例。在图5的第1结构例中，相对于图1的结构，还设置有控制部150。该控制部150控制振荡电路101、102中的至少一个振荡电路。例如进行振荡电路101、102的两个振荡电路的控制，或者进行一个振荡电路的控制。
例如在上述专利文献4的现有方法中，第1、第2石英振荡元件不被进行任何控制，而是以自由运行进行了动作。与此相对，在图5的集成电路装置10中，控制部150控制振荡电路101、102中的至少一个振荡电路的动作或设定。例如控制部150控制至少一个振荡电路的振荡动作等电路动作，或者控制振荡频率或相位等电路常数的设定。由此，能够通过控制部150的控制，将例如时钟信号CK1、CK2的频率关系或相位关系设定为适于时间数字转换的频率关系或相位关系。由此，能够实现时间数字转换的处理的高性能化和简化等。
具体而言，控制部150控制振荡电路101、102中的至少一个振荡电路的振荡信号的振荡频率和相位中的至少一个。例如在图6中，控制部150进行了使至少一个振荡电路的振荡信号OS(后述的OS1、OS2)的振荡频率从fos变化为fos’的控制。例如控制部150进行使振荡频率发生变化的控制，使得时钟信号CK1、CK2成为给定的频率关系。作为一例，如后述的图14那样，以在相位同步时刻使时钟信号CK1、CK2相位同步的方式，控制至少一个振荡电路的振荡频率。
此外，在图7中，控制部150进行了如下控制：使至少一个振荡电路的振荡信号OS的相位如PH所示那样发生变化。例如控制部150进行使相位发生变化的控制，使得时钟信号CK1、CK2成为给定的相位关系。作为一例，如后述的图12那样，以在相位同步时刻使时钟信号CK1、CK2相位同步的方式，控制至少一个振荡电路的相位。
这样，如果利用控制部150控制振荡信号的振荡频率或相位，则能够将例如时钟信号CK1、CK2的频率关系或相位关系设定为适于时间数字转换的频率关系或相位关系等。因此，能够使用设定为了适当的频率关系或相位关系的时钟信号CK1、CK2来实现时间数字转换，所以能够实现时间数字转换的处理的高性能化和简化等。
另外，振荡信号的振荡频率的控制例如能够通过控制设置于振荡电路的可变电容电路的电容值来实现。此外，振荡信号的相位的控制能够通过利用后述的同步电路110在相位同步时刻将振荡环路相连接等来实现。
此外，控制部150控制振荡电路101、102中的至少一个振荡电路，使得时钟信号CK1和时钟信号CK2成为给定的频率关系或给定的相位关系。例如控制至少一个振荡电路，使得成为适于时间数字转换的频率关系或相位关系。作为一例，控制至少一个振荡电路，使得时钟信号CK1、CK2的频率差和相位差成为规定的频率差、相位差。或者，控制至少一个振荡电路，使得在相位同步时刻，时钟信号CK1、CK2相位同步。例如控制至少一个振荡电路，使得在相位同步时刻，时钟信号CK1、CK2的转变时刻一致(大体一致)。
时钟信号CK1、CK2的频率关系为时钟信号CK1、CK2的时钟频率f1、f2的频率差的关系、频率比的关系、用时钟频率表示的规定的关系式、或频率的大小关系等。时钟信号CK1、CK2的相位关系为时钟信号CK1、CK2的相位差的关系或相位的前后关系等。例如即使在具有制造偏差或温度变动等环境变动的情况下，控制部150也控制振荡电路101、102中的至少一个振荡电路，使得将时钟信号CK1、CK2的频率关系(频率差、大小关系或频率比等)和相位关系(相位差或相位的前后关系等)保持为给定的关系。由此，能够在时钟信号CK1、CK2的频率关系或相位关系适当的状态下实现时间数字转换，可实现时间数字转换的处理的高性能化和简化等。
具体而言，控制部150控制振荡电路101、102中的至少一个振荡电路，使得在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，N/f1＝M/f2。由此，能够使时钟信号CK1、CK2成为适当的频率关系来实现时间数字转换。
图8是说明本实施方式的时间数字转换的信号波形图。在图8中，在相位同步时刻TMA进行了时钟信号CK1、CK2的相位同步，时钟信号CK1、CK2的转变时刻一致。然后，如图2中说明那样，时钟信号CK1、CK2的转变时刻的时间差例如以Δt、2Δt、3Δt……这样的方式，按照每个时钟周期(CCT)而每次增加Δt。而且，在下一个相位同步时刻TMB，进行了时钟信号CK1、CK2的相位同步，时钟信号CK1、CK2的转变时刻一致。
如图8所示，相位同步时刻TMA和TMB之间的期间TAB的长度成为与时钟信号CK1的N个时钟数对应的长度。此外，期间TAB的长度成为与时钟信号CK2的M个时钟数对应的长度。这里，N、M为2以上的相互不同的整数。例如在图8中，N＝17、M＝16，N-M＝1。
例如在用相同符号的TAB表示期间TAB的长度的情况下，在图8中，成为TAB＝N/f1＝M/f2。即，在时钟频率f1、f2之间，N/f1＝M/f2的关系成立。例如如果设时钟频率f2为f2＝16MHz，并设定为N＝17、M＝16，则成为f1＝17MHz，N/f1＝M/f2的关系式成立。控制部150控制振荡电路101、102中的至少一个振荡电路，使得这样的N/f1＝M/f2的关系成立。
由此，如图8所示，在相位同步时刻TMA，时钟信号CK1、CK2的转变时刻一致后，时钟信号CK1、CK2的时钟间时间差TR以Δt、2Δt、3Δt……这样的方式每次增加Δt。即，能够生成按照每个时钟周期而每次增加Δt的时钟信号CK1、CK2的时钟间时间差TR。然后，在下一个相位同步时刻TMB，时钟信号CK1、CK2的转变时刻一致，时钟间时间差TR成为0。然后，时钟间时间差TR按照每个时钟周期而每次增加Δt。
这样，生成在相位同步时刻成为0、然后每次增加Δt(分辨率)的时钟间时间差TR，由此，能够实现后述的时间数字转换(第1方式、第2方式、重复方式、更新方式、二进制方式)的处理。即，能够实现按照分辨率Δt将时间转换为数字值的时间数字转换。而且，在这样的按照分辨率Δt进行的时间数字转换的处理中，如图8所示，由于能够唯一地确定期间TAB内的各时钟周期(CCT)中的时钟间时间差TR，因此，能够实现时间数字转换的处理和电路结构的简化。此外，能够在相位同步时刻TMA、TMB使时钟信号CK1、CK2的转变时刻一致(大体一致)，由此，还可实现时间数字转换的精度提高等。
例如，作为本实施方式的比较例的方法，考虑如下方法：不进行控制部150对至少一个振荡电路的控制，而是设定所设计的时钟频率，使得N/f1＝M/f2的关系成立。例如是如下方法：在前述的专利文献4的现有方法中，作为第1、第2石英振荡元件的所设计的时钟频率的关系，使N/f1＝M/f2的关系成立。
但是，第1、第2石英振荡元件的时钟频率由于制造偏差或温度变动等环境变动而变动。因此，即使设计成N/f1＝M/f2的关系成立，在实际的产品中，N/f1＝M/f2的关系也不成立。因此，由于转变时刻产生偏离等，所以时间数字转换的转换精度会下降。
与此相对，在本实施方式中，即使在存在由于制造偏差或环境变动引起的时钟频率的变动的情况下，使控制部150也控制振荡电路101、102中的至少一个振荡电路，使得时钟信号CK1、CK2成为给定的频率关系或相位关系。例如控制至少一个振荡电路，使得例如N/f1＝M/f2成立。由此，调整时钟信号CK1、CK2的频率关系或相位关系，以补偿由于制造偏差或环境变动引起的变动。因此，即使在存在这样的变动的情况下，也能够实现适当的时间数字转换。此外，能够防止由于相位同步时刻TMA、TMB的时钟信号CK1、CK2的转变时刻的偏差引起的转换误差的下降，可实现时间数字转换的高性能化。
这样，在本实施方式中，控制部150控制振荡电路，使得N/f1＝M/f2的关系式成立。此外，如在图2中说明那样，本实施方式的时间数字转换的分辨率Δt能够用Δt＝|f1-f2|/(f1×f2)的关系式表示。因此，根据这2个关系式，下式(1)成立。
Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)(1)
由此，能够根据时间数字转换所要求的分辨率Δt而设定N、M等，生成时钟信号CK1、CK2。
例如作为时间数字转换的分辨率，假设要求Δt＝2ns(纳秒)的分辨率。而且，假设时钟信号CK2的时钟频率为f2＝100MHz。在该情况下，在上式(1)中，通过设定为N＝5、M＝4，能够实现分辨率为Δt＝|5-4|/(5×f2)＝2ns的时间数字转换。此时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率成为f1＝(N/M)×f2＝125MHz。
此外，作为时间数字转换的分辨率，假设要求Δt＝1ps(皮秒)的分辨率。而且，假设时钟信号CK2的时钟频率为f2＝122.865MHz。在该情况下，在上式(1)中，通过设定为N＝8139、M＝8138，能够实现分辨率为Δt＝|8139-8138|/(8139×f2)＝1ps的时间数字转换。此时，根据N/f1＝M/f2的关系式，时钟信号CK1的时钟频率成为f1＝(N/M)×f2＝122.880MHz。
此外，在本实施方式中，时间数字转换电路20将信号STA和信号STP的转变时刻的时间差TDF转换为数字值。在该情况下，在图8中，在时钟信号CK1、CK2的相位同步时刻TMA后，作为第1～第i时钟周期(i为2以上的整数)中的时钟信号CK1、CK2的转变时刻的时间差的时钟间时间差TR成为Δt～i×Δt。例如在相位同步时刻TMA后，在第1时钟周期(CCT＝1)中，时钟间时间差为TR＝Δt。同样，在第2～第14时钟周期(CCT＝2～14)中，时钟间时间差为TR＝2Δt～14Δt。而且，在第15时钟周期(广义而言为第i时钟周期。CCT＝i＝15)中，时钟间时间差为TR＝15Δt(i×Δt)。这样，在相位同步时刻TMA后，时钟信号CK1、CK2的时钟间时间差每次增加Δt，由此第j时钟周期(1≤j≤i)中的时钟间时间差为TR＝j×Δt。
而且，在本实施方式的时间数字转换方法中，时间数字转换电路20通过确定信号STA和信号STP的转变时刻的时间差TDF是否与作为时钟信号CK1、CK2的转变时刻的时钟间时间差的TR＝Δt～i×Δ中的任意一个对应，求出数字值DQ。
例如在图8的B1所示的时钟周期(CCT＝5)中，时钟间时间差为TR＝5Δt。而且，如B1所示，信号STA、STP的时间差TDF长于时钟间时间差TR＝5Δt。即，TDF>TR＝5Δt。
在B2所示的时钟周期(CCT＝14)中，时钟间时间差为TR＝14Δt。而且，如B2所示，信号STA、STP的时间差TDF短于时钟间时间差TR＝14Δt。即，TDF<TR＝14Δt。
在B3所示的时钟周期(CCT＝10)中，时钟间时间差为TR＝10Δt。而且，如B3所示，信号STA、STP的时间差TDF与时钟间时间差TR＝10Δt相等(大致相同)。即，TDF＝TR＝10Δt。因此，可确定为信号STA、STP的时间差TDF对应于时钟间时间差TR＝10Δt。其结果，能够判断为与时间差TDF对应的数字值DQ例如是与TR＝10Δt对应的数字值。
由此，在相位同步时刻TMA后，能够利用每次增加Δt的时钟间时间差TR，求出信号STA和信号STP的时间差TDF。因此，能够实现有效利用了时钟频率不同的时钟信号CK1、CK2的时间数字转换。
这里，作为实现图8的本实施方式的时间数字转换的方式，具有第1方式和第2方式。图9是说明第1方式的信号波形图。作为该第1方式的时间数字转换，具有后述的重复方式等。
例如在图9中，设时钟信号CK1、CK2的相位同步时刻TMA和TMB之间的期间(第1、第2相位同步时刻之间的期间)为测量期间TS。相位同步时刻TMB是相位同步时刻TMA的下一个相位同步时刻。
在该情况下，时间数字转换电路20在测量期间TS的多个时钟周期中，产生多个信号STA。例如在图9中，在第3～第7时钟周期(CCT＝3～7)中，产生了信号STA的脉冲信号。而且，时间数字转换电路20取得(接收)信号电平与产生的多个信号STA对应地变化的多个信号STP。例如取得(接收)信号电平与在第3时钟周期(CCT＝3)中产生的信号STA对应地变化的信号STP。同样，取得信号电平与在第4、第5、第6、第7时钟周期(CCT＝4、5、6、7)中产生的各信号STA对应地变化的各信号STP。
而且，时间数字转换电路20根据用于对多个时钟周期的各时钟周期中的信号STA和信号STP的时间差TDF、与各时钟周期中的时钟间时间差TR进行比较的比较处理的结果，求出数字值DQ。例如在图9中，进行了第3、第4、第5、第6、第7时钟周期(CCT＝3、4、5、6、7)中的时钟间时间差TR＝3Δt、4Δt、5Δt、6Δt、7Δt的各自与时间差TDF的比较处理。而且，通过各时钟周期中的比较处理，得到了TDF>3Δt、TDF>4Δt、TDF＝5Δt、TDF<6Δt、TDF<7Δt这样的结果。因此，判断为与信号STA和信号STP的时间差TDF对应的数字值DQ例如是与TR＝5Δt对应的数字值。
这样，在图9的第1方式中，在多个时钟周期的范围内，连续产生多个信号STA。而且，取得信号电平与多个信号STA对应地转变的多个信号STP，针对各信号STA和对应的各信号STP的时间差TDF，进行用于与各时钟周期中的时钟间时间差TR进行比较的比较处理。各时钟周期中的时钟间时间差TR如图9所示每次增加Δt，所以能够通过该比较处理，求出与时间差TDF对应的数字值。由此，能够在1次测量期间TS内，确时刻间差TDF是否与图9的时钟间时间差TR＝Δt～15Δt(Δt～i×Δt)中的任意一个对应。因此，能够实现时间数字转换的高速化。
图10是说明本实施方式的时间数字转换的第2方式的信号波形图。作为该第2方式的时间数字转换，具有后述的更新方式和二分检索方法(二进制搜索方式)等。
例如在图10中，设时钟信号CK1、CK2的相位同步时刻TMA、TMB之间的期间为更新期间TP。具体而言，在图10中，时钟信号CK1、CK2的第1、第2相位同步时刻之间的期间是更新期间TP1(第1更新期间)，第2、第3相位同步时刻之间的期间是更新期间TP2(第2更新期间)，第3、第4相位同步时刻之间的期间是更新期间TP3(第3更新期间)。更新期间TP2是TP1的下一个更新期间，TP3是TP2的下一个更新期间。以后的更新期间也相同。
在该情况下，如图10所示，时间数字转换电路20在更新期间TP1中，例如在第5时钟周期(广义而言为第m时钟周期。m为1以上的整数。CCT＝5)中产生信号STA，取得信号电平与产生的信号STA对应地变化的信号STP。而且，进行用于对第5时钟周期(第m时钟周期)中的信号STA和信号STP的时间差TDF、与时钟间时间差TR＝5Δt进行比较的比较处理。这里，TDF>TR＝5Δt，成为如时间差TDF长于时钟间时间差TR＝5Δt的比较处理的结果。
在更新期间TP1的下一个更新期间TP2中，在根据更新期间TP1中的比较处理的结果而设定的第14时钟周期(广义而言为第n时钟周期。n为1以上的整数。m和n是相互不同的整数。CCT＝14)中产生信号STA，取得信号电平与产生的信号STA对应地变化的信号STP。例如在更新期间TP1中，成为如时间差TDF长于时钟间时间差TR＝5Δt的比较处理的结果。因此，在下一个更新期间TP2中，设定了时钟间时间差TR增长的时钟周期。例如在更新期间TP1中，在时钟间时间差为TR＝5Δt的第5时钟周期中产生了信号STA，而在更新期间TP2中，在时钟间时间差为TR＝14Δt的第14时钟周期中产生了信号STA。而且，进行用于对第14时钟周期(第n时钟周期)中的信号STA和信号STP的时间差TDF、与时钟间时间差TR＝14Δt进行比较的比较处理。这里，TDF<TR＝14Δt，成为如时间差TDF短于时钟间时间差TR＝14Δt的比较处理的结果。
在更新期间TP2的下一个更新期间TP3中，在根据更新期间TP2中的比较处理的结果而设定的第10时钟周期(CCT＝10)中产生信号STA，取得信号电平与产生的信号STA对应地变化的信号STP。例如在更新期间TP2中，成为如时间差TDF短于时钟间时间差TR＝14Δt的比较处理的结果。因此，在下一个更新期间TP3中，设定了时钟间时间差TR缩短的时钟周期。例如在更新期间TP2中，在时钟间时间差为TR＝14Δt的第14时钟周期中产生了信号STA，而在更新期间TP3中，在时钟间时间差为TR＝10Δt的第10时钟周期中产生了信号STA。而且，进行用于对第10时钟周期中的信号STA和信号STP的时间差TDF、与时钟间时间差TR＝10Δt进行比较的比较处理。这里，TDF＝TR＝10Δt，成为如时间差TDF和时钟间时间差TR＝10Δt相同(大致相同)的比较处理的结果。因此，判断为与信号STA和信号STP的时间差TDF对应的数字值DQ例如是与时钟间时间差TR＝10Δt对应的数字值。
这样，在图10的第2方式中，对上次的更新期间中的比较处理的结果进行反馈，设定在此次的更新期间中产生信号STA的时钟周期，进行时间差TDF与时钟间时间差TR的比较处理。这样，通过对上次的更新期间中的比较处理的结果进行反馈，例如与上述专利文献4的现有方法相比，能够使时间数字转换高速化。此外，即使在作为测量对象的时间或物理量动态地发生了变化的情况下，也能够实现追随该动态变化的时间数字转换。
另外，作为用于对时间差TDF与时钟间时间差TR进行比较的比较处理，能够通过在后述的重复方式、更新方式和二分检索方法(二进制搜索方式)中说明的信号STP和时钟信号CK2的相位比较等来实现。或者，也可以使用基于时钟信号CK1的第1计数值和基于时钟信号CK2的第2计数值，实现该比较处理。例如也可以使用信号STP的信号电平发生了变化的时刻的第1、第2计数值，实现该比较处理。
3.第2结构例
图11示出本实施方式的集成电路装置10的第2结构例。在图11的第2结构例中，作为图5的控制部150，设置有同步电路110。
同步电路110进行时钟信号CK1和时钟信号CK2的相位同步。例如同步电路110使时钟信号CK1与时钟信号CK2在每个相位同步时刻(每个给定的时刻)相位同步。具体而言，进行相位同步，使时钟信号CK1、CK2的转变时刻在每个相位同步时刻一致。
图12示出同步电路110的第1结构例，图13示出说明同步电路110的动作的信号波形图。振荡电路101、102分别使振荡元件XTAL1、XTAL2振荡，生成时钟信号CK1、CK2。例如振荡电路101、102中的振荡信号OS1、OS2利用缓冲电路BA3、BA4进行缓冲，作为时钟信号CK1、CK2输出。
而且，图12的同步电路110进行振荡电路101中的振荡信号OS1(第1振荡信号)和振荡电路102中的振荡信号OS2(第2振荡信号)的相位同步。例如同步电路110按照每个相位同步时刻，使振荡信号OS1、OS2相位同步。例如在图13中。在相位同步时刻TMA，使振荡信号OS1、OS2相位同步，在下一个相位同步时刻TMB，也使振荡信号OS1、OS2相位同步。在再下一个相位同步时刻也同样。通过该相位同步，在相位同步时刻，振荡信号OS1、OS2的相位一致。
这样，图12的同步电路110控制振荡电路101、102，使得时钟信号CK1、CK2成为给定的相位关系。
更具体而言，同步电路110进行如下相位同步：按照每个相位同步时刻，使时钟信号CK1的转变时刻和时钟信号CK2的转变时刻一致。例如在图13的相位同步时刻TMA，进行基于同步电路110的相位同步，由此使时钟信号CK1、CK2的转变时刻(边沿)一致。此外，在相位同步时刻TMB，进行基于同步电路110的相位同步，由此使时钟信号CK1、CK2的转变时刻一致。
此外，如图12所示，同步电路110按照每个相位同步时刻，对振荡电路101的振荡环路LP1(第1振荡环路)与振荡电路102的振荡环路LP2(第2振荡环路)进行电连接。例如同步电路110将振荡电路101包含的振荡用的缓冲电路BA1(第1缓冲电路)的输出节点NA1、和振荡电路102包含的振荡用的缓冲电路BA2(第2缓冲电路)的输出节点NA2连接起来。
具体而言，同步电路110包含计数器112，该计数器112根据时钟信号CK1、CK2中的一个时钟信号，进行计数动作。在图12中，计数器112例如根据时钟信号CK1，进行计数动作。而且，每当计数器112的计数值达到给定的设定值时，同步电路110进行相位同步。该设定值例如是与图13的相位同步时刻TMA和TMB之间的时钟信号CK1(或时钟信号CK2)的时钟数对应的值。
更具体而言，同步电路110包含开关电路SWA，该开关电路SWA用于对振荡电路101的振荡环路LP1和振荡电路102的振荡环路LP2进行电连接。开关电路SWA根据来自计数器112的信号CTA而接通，对振荡环路LP1与振荡环路LP2进行电连接。例如图13所示，信号CTA是在每个相位同步时刻成为有效(例如H电平)的脉冲信号，在信号CTA成为有效时，开关电路SWA接通。具体而言，计数器112在计数值达到设定值时，使信号CTA有效，由此，开关电路SWA接通。然后，将计数器112的计数值复位。
另外，在图12中，在开关电路SWA接通时，振荡信号OS1和振荡信号OS2的相位正好偏移180度的情况下，有可能产生振荡停止的问题。
因此，优选的是，同步电路110起动振荡电路101、102中的一个振荡电路，在一个振荡电路的起动后的相位同步时刻(例如初次的相位同步时刻)，起动另一个振荡电路。例如在图12中，起动振荡电路101，在振荡电路101的起动后的相位同步时刻，起动振荡电路102。振荡电路101的起动例如能够利用设置于振荡电路101的未图示的种子电路来实现。而且，在振荡电路101的起动后的相位同步时刻，开关电路SWA变为接通，由此将振荡电路101中的振荡信号OS1传递到振荡电路102的振荡环路LP2。而且，所传递的振荡信号OS1成为种子信号，振荡电路102的振荡起动。由此，能够防止产生如上所述的振荡停止的问题。
图14示出同步电路110的第2结构例。在图14中，使用PLL电路120，作为同步电路110。PLL电路120进行输入到时间数字转换电路20的时钟信号CK1、CK2的相位同步。PLL电路120控制振荡电路101，使得时钟信号CK1、CK2成为给定的频率关系。
具体而言，如图14所示，PLL电路120包含分频电路122、124(第1、第2分频电路)、相位检测器126(相位比较器)。分频电路122对时钟信号CK1进行分频，输出分频时钟信号DCK1(第1分频时钟信号)。具体而言，进行使时钟信号CK1的时钟频率f1为1/N的分频，输出时钟频率为f1/N的分频时钟信号DCK1。
分频电路124对时钟信号CK2进行分频，输出分频时钟信号DCK2(第2分频时钟信号)。具体而言，进行使时钟信号CK2的时钟频率f2为1/M的分频，输出时钟频率为f2/M的分频时钟信号DCK2。例如集成电路装置10包含振荡电路102，该振荡电路102使振荡元件XTAL2振荡，生成时钟信号CK2，输出到分频电路124。而且，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较。
此外，集成电路装置10包含振荡电路101，振荡电路101根据PLL电路120的相位检测器126的相位比较结果而被控制，使振荡元件XTAL1振荡。该振荡电路101例如也是PLL电路120的结构要素。具体而言，振荡电路101例如是通过电压控制来控制振荡频率的压控型的振荡电路(VCXO)。而且，PLL电路120包含电荷泵电路128，相位检测器126将作为相位比较结果的信号PQ输出到电荷泵电路128。信号PQ例如是上行/下行信号，电荷泵电路128将基于该信号PQ的控制电压VC输出到振荡电路101。例如电荷泵电路128包含环路滤波器，利用该环路滤波器，将作为信号PQ的上行/下行信号转换为控制电压VC。振荡电路101进行根据控制电压VC来控制振荡频率的振荡元件XTAL1的振荡动作，生成时钟信号CK1。例如振荡电路101具有可变电容电路，通过根据控制电压VC来控制可变电容电路的电容值，控制振荡频率。
根据图14的第2结构例，能够有效利用PLL电路120来实现时钟信号CK1、CK2的相位同步。即，与图13同样，能够实现如下相位同步：按照每个相位同步时刻，使时钟信号CK1、CK2的转变时刻一致。
如上所述，如果在集成电路装置10中设置同步电路110，则能够按照每个相位同步时刻，使时钟信号CK1、CK2的转变时刻一致。因此，能够将相位同步时刻作为基准时刻，开始电路处理，所以可实现电路处理和电路结构的简化。此外，不用等待时钟信号CK1、CK2的转变时刻偶然一致，就能够从同步电路110的相位同步时刻起立即开始时间数字转换的处理。因此，可实现时间数字转换的高速化。此外，通过设置同步电路110，能够使由于相位同步时刻的时钟信号CK1、CK2的转变时刻的时间差引起的误差为最小限度。因此，充分减少由于该时间差而系统地产生的误差，可实现精度的提高等。
例如在上述专利文献4的现有方法中，利用边沿一致检测电路检测第1、第2时钟脉冲的边沿的一致，将检测出边沿的一致作为条件，开始时间计测。但是，在该现有方法中，只要未检测到第1、第2时钟脉冲的边沿的一致，就无法开始时间计测，因此存在时间计测的开始延迟、时间数字转换的转换时间变长这样的第1问题点。此外，存在如下第2问题点：在第1、第2时钟脉冲的时钟频率的关系是如边沿在同步点不一致的频率的关系的情况下，只是边沿偶然一致，难以实现时间数字转换。此外，由于无法系统地确定第1、第2时钟脉冲的同步点的时刻，因此存在电路处理和电路结构复杂这样的第3问题点。并且，存在如下第4问题点：在第1、第2时钟脉冲的边沿的一致检测存在误差的情况下，该误差会导致精度降低。
与此相对，在本实施方式中，通过设置PLL电路110，能够在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，由于能够在相位同步时刻后立即开始时间数字转换处理，所以能够消除现有方法的上述的第1问题点。此外，根据本实施方式，即使在时钟信号CK1、CK2的时钟频率的关系是如转变时刻不一致的频率的关系的情况下，也利用同步电路110，在每个相位同步时刻强制地使时钟信号CK1、CK2的转变时刻一致。因此，能够消除现有方法的第2问题点。此外，能够通过同步电路110的相位同步系统地确定相位同步时刻，因此能够简化电路处理和电路装置，能够消除现有方法的第3问题点。此外，通过在每个相位同步时刻使时钟信号CK1、CK2的转变时刻一致，能够减少由于时钟信号CK1、CK2的转变时刻的偏差引起的转换误差，还能够消除现有方法的第4问题点。
4.振荡电路
图15示出振荡电路100的第1结构例。这里，代表振荡电路101、102而记载为振荡电路100。
图15的振荡电路100(101、102)包含振荡用的缓冲电路BAB、可变电容电路CB1、CB2(可变电容式电容器。广义而言为电容器)、反馈电阻RB。缓冲电路BAB能够由1级或多级(奇数级)的反相器电路构成。在图15中，缓冲电路BAB由3级反相器电路IV1、IV2、IV3构成。该缓冲电路BAB(IV1～IV3)也可以是能够进行振荡的允许/禁止的控制、和流过的电流的控制的电路。
在振荡元件XTAL的一端(NB1)、另一端(NB2)分别设有可变电容电路CB1、CB2。此外，在振荡元件XTAL的一端和另一端之间设有反馈电阻RB。可变电容电路CB1、CB2根据控制电压VC1、VC2(广义而言为控制信号)而被控制电容值。可变电容电路CB1、CB2由可变电容二极管(varactor：变容二极管)等实现。这样，通过控制电容值，能够对振荡电路100的振荡频率(时钟频率)进行调整(微调)。
另外，可以仅在振荡元件XTAL的一端和另一端的一方设置可变电容电路。此外，也可以替代可变电容电路而设置电容值不可变的通常的电容器。
图16示出振荡电路100的第2结构例。该振荡电路100具有电流源IBX、双极型晶体管TRX、电阻RX、电容器CX2、CX3、可变电容电路CX1(可变电容式电容器)。例如由电流源IBX、双极型晶体管TRX、电阻RX、电容器CX3构成振荡用的缓冲电路BAX。
电流源IBX向双极型晶体管TRX的集电极供给偏置电流。电阻RX设置于双极晶体管TRX的集电极与基极之间。
电容可变的可变电容电路CX1的一端与振荡元件XTAL的一端(NX1)连接。具体而言，可变电容电路CX1的一端经由集成电路装置10的振荡元件用的第1端子(振荡元件用焊盘)而与振荡元件XTAL的一端连接。电容器CX2的一端与振荡元件XTAL的另一端(NX2)连接。具体而言，电容器CX2的一端经由集成电路装置10的振荡元件用的第2端子(振荡元件用焊盘)而与振荡元件XTAL的另一端连接。电容器CX3的一端与振荡元件XTAL的一端连接，其另一端与双极型晶体管TRX的集电极连接。
在双极型晶体管TRX中流过通过振荡元件XTAL的振荡而产生的基极-发射极间电流。并且，当基极-发射极间电流增大时，双极晶体管TRX的集电极-发射极间电流增大，从电流源IBX向电阻RX分支的偏置电流减小，因此，集电极电压VCX降低。另一方面，当双极晶体管TRX的基极-发射极间电流减小时，集电极-发射极间电流减小，从电流源IBX向电阻RX分支的偏置电流增大，因此，集电极电压VCX上升。该集电极电压VCX经由电容器CX3而被反馈到振荡元件XTAL的一端。即通过电容器CX3截止AC成分，并反馈DC成分。这样，由双极型晶体管TRX等构成的振荡用的缓冲电路BAX作为将节点NX2的信号的反相信号(相位差为180度的信号)输出到节点NX1的反相电路(反相放大电路)而进行动作。
根据控制电压VC(控制信号)对由可变电容二极管(变容二极管)等构成的可变电容电路CX1的电容值进行控制。由此，能够进行振荡电路100的振荡频率的调整。例如在振荡元件XTAL的振荡频率具有温度特性的情况下，还能够进行振荡频率的温度补偿等。
另外，振荡电路100(101、102)不限于图15、图16的结构，能够实施各种变形。例如作为缓冲电路的结构、可变电容电路或电容器的连接结构，能够采用各种结构。例如也可以是，能够通过数字值来调整可变电容电路(CB1、CB2、CX1)的电容值。在该情况下，可变电容电路由多个电容器(电容器阵列)、以及多个开关元件(开关阵列)构成，多个开关元件根据作为数字值的频率控制数据(广义而言为控制信号)来控制各开关元件的接通、断开。这多个开关元件的各开关元件与多个电容器的各电容器电连接。而且，通过将这多个开关元件接通或断开，使多个电容器中的、一端与振荡元件XTAL的一端连接的电容器的个数发生变化。由此，控制可变电容电路的电容值，振荡元件XTAL的一端的电容值发生变化。因此，能够利用频率控制数据直接控制可变电容电路的电容值，从而控制振荡信号的振荡频率。
5.时间数字转换电路的结构
图17示出时间数字转换电路20的结构例。时间数字转换电路20包含相位检测器21、22、处理部30、计数器部40。另外，时间数字转换电路20不限于图17的结构，可以实施省略其中一部分结构要素或追加其他结构要素等各种变形。
相位检测器21(相位比较器)输入时钟信号CK1、CK2，将复位信号RST输出到计数器部40。例如输出在相位同步时刻成为有效的脉冲信号的复位信号RST。
相位检测器22(相位比较器)输入信号STP和时钟信号CK2，输出作为相位比较结果的信号PQ2。相位检测器22例如针对信号STP、时钟信号CK2中的一个信号，通过另一个信号进行采样，由此进行信号STP和时钟信号CK2的相位比较。作为相位比较结果的信号PQ2被输出到处理部30。
计数器部40进行计数值的计数处理。例如计数器部40包含根据时钟信号CK1进行计数处理的第1计数器、和根据时钟信号CK2进行计数处理的第2计数器中的至少一个。这些第1、第2计数器例如根据来自相位检测器22的复位信号RST，而被复位计数值。然后，计数器部40中的计数值CQ被输出到处理部30。计数值CQ是根据时钟信号CK1、CK2进行计数处理的第1、第2计数器中的至少一个计数器的计数值，相当于后述的CCT、TCNT等。
处理部30进行将时间转换为数字值DQ的处理。即，进行关于时间数字转换的各种运算处理。例如处理部30进行如下运算处理：求出与信号STA和信号STP的时间差对应的数字值DQ。具体而言，处理部30根据来自计数器部40的计数值CQ和来自相位检测器22的作为相位比较结果的信号PQ2，进行时间数字转换的运算处理。处理部30例如能够通过ASIC的逻辑电路、或者CPU等处理器等而实现。
处理部30包含输出代码生成部31、信号输出部32、寄存器部33。输出代码生成部31执行时间数字转换的运算处理，将最终的数字值DQ作为最终的输出代码输出。信号输出部32生成并输出信号STA。信号输出部32根据时钟信号CK1，输出信号STA。例如如后所述，信号输出部32根据例如时钟信号CK1，按照时钟信号CK1的每个时钟周期输出信号STA。或者，信号输出部32例如按照利用时钟周期指定值指定的时钟周期，输出信号STA。寄存器部33由1个或多个寄存器构成。例如寄存器部33包含存储后述的时钟周期指定信息的寄存器等。寄存器部33例如能够通过触发电路、存储器元件等而实现。
图18示出相位检测器22的结构例。相位检测器22例如由触发电路DFB构成。在触发电路DFB的数据端子输入信号STP，在时钟端子输入时钟信号CK2。由此，可实现基于利用时钟信号CK2对信号STP进行采样的相位比较。另外，也可以在触发电路DFB的数据端子输入时钟信号CK2，在时钟端子输入信号STP。由此，能够实现基于利用信号STP对时钟信号CK2进行采样的相位比较。
6.信号STA的重复方式
接着，对本实施方式的时间数字转换方法的各种例子进行说明。首先，对按照每个时钟周期重复生成信号STA的方法进行说明。
图19是说明本实施方式的信号STA的重复方式(以下，适当仅记载为重复方式)的信号波形图。在图19中，在相位同步时刻TM进行了时钟信号CK1、CK2的相位同步。该相位同步由同步电路110进行。在该相位同步时刻TM，计数器部40(第2计数器)的计数值TCNT例如被复位为0。
另外，在集成电路装置10的系统中相位同步时刻TM是已知的时刻的情况下，例如通过时刻控制部(未图示)设定相位同步时刻TM。该情况下，图17的相位检测器21的功能通过时刻控制部而实现。即时刻控制部将在相位同步时刻TM成为有效的复位信号RST输出到计数器部40。
然后，时间数字转换电路20在时钟信号CK1、CK2的相位同步时刻TM后，根据时钟信号CK1使信号STA的信号电平转变。具体而言，在相位同步时刻TM后，按照时钟信号CK1的每个时钟周期使信号STA的信号电平转变。例如，图17的信号输出部32将利用缓冲电路对时钟信号CK1进行缓冲后的信号作为信号STA进行输出，由此，按照每个时钟周期使信号STA的信号电平转变。
在图19中，CCT是时钟周期值。时钟周期值CCT按照时钟信号CK1的每个时钟周期而被更新。具体而言，按照每个时钟周期被加1。另外，这里，为了便于说明，设最初的时钟周期的时钟周期值为CCT＝0。因此，下一个时钟周期的时钟周期值为CCT＝1。此外，在图19中，CCT为时钟信号CK1的时钟周期值，但也可以使用时钟信号CK2的时钟周期值。
这样，在相位同步时刻TM后，当信号STA的信号电平根据时钟信号CK1发生转变时，如图3、图4中说明那样，信号STP的信号电平与信号STA对应地发生转变。这里，信号STA、STP的转变时刻的时间差为TDF。
如图19的G1～G6所示，在该情况下，时间数字转换电路20进行信号STP和时钟信号CK2的相位比较。然后，根据相位比较的结果，求出与信号STA、STP的转变时刻的时间差TDF对应的数字值DQ。具体而言，图17的处理部30进行根据来自相位检测器22的相位比较结果的信号PQ2求出数字值DQ的运算处理。
例如图2中说明那样，在相位同步时刻TM后，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差TR例如以Δt、2Δt、3Δt……6Δt这样的方式，按照时钟信号CK1的每个时钟周期而逐渐增加。在本实施方式的重复方式中，着眼于在相位同步时刻TM后这样每次增加Δt的时钟间时间差TR，实现了时间数字转换。
例如在图19的G1～G3，利用时钟信号CK2对信号STP进行采样后的信号即作为相位比较结果的信号PQ2为L电平。即在G1～G3，由于信号STP的相位比时钟信号CK2延迟，因此，信号PQ2为L电平。
这样，在图19的G1～G3，根据信号STP和时钟信号CK2的相位比较的结果，判断为信号STP的相位比时钟信号CK2延迟。换言之，在G1、G2、G3，分别成为TDF>TR＝Δt、TDF>TR＝2Δt、TDF>TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR长。
而且，在图19的G4，信号STP和时钟信号CK2的相位的前后关系调换。例如从信号STP的相位比时钟信号CK2延迟的状态调换成信号STP的相位比时钟信号CK2提前的状态。
在相位的前后关系这样调换后，如G4～G6所示，利用时钟信号CK2对信号STP进行采样后的信号即作为相位比较结果的信号PQ2为H电平。即在G4～G6，由于信号STP的相位比时钟信号CK2提前，因此，信号PQ2为H电平。换言之，在G4、G5、G6，分别为TDF＜TR＝4Δt、TDF＜TR＝5Δt、TDF＜TR＝6Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR短。
而且，在图19的G1～G3，相位比较结果的信号PQ2为L电平，判断为信号STP的相位比时钟信号CK2延迟。在该情况下，不更新计数值TCNT。例如，计数值TCNT不从0增加。另一方面，在G4～G6，相位比较结果的信号PQ2为H电平，判断为信号STP的相位比时钟信号CK2提前。在该情况下，更新计数值TCNT。例如，按照每个时钟周期例如使计数值TCNT加1。
时间数字转换电路20(处理部30)使用这样求出的计数值TCNT，求出与时间差TDF对应的数字值DQ。例如通过进行由计数值TCNT表示的代码的转换处理，求出作为最终的数字值DQ的输出代码并输出。
图20是本实施方式的重复方式的说明图。在相位同步时刻TMA、TMB，由同步电路110进行时钟信号CK1、CK2的相位同步。由此，时钟信号CK1、CK2的转变时刻在相位同步时刻TMA、TMB一致。而且，相位同步时刻TMA和TMB之间成为测量期间TS。在本实施方式的重复方式中，在该测量期间TS中，求出与时间差TDF对应的数字值DQ。
具体而言，如图19、图20的G4所示，时间数字转换电路20通过确定信号STP和时钟信号CK2的相位的前后关系调换的时刻(时钟周期)，求出与时间差TDF对应的数字值DQ。例如通过确定G4所示的CCT＝4的时钟周期，能够判断为与时间差TDF对应的数字值DQ例如是与TR＝4Δt对应的数字值(或者与3Δt和4Δt之间的值对应的数字值)。因此，能够在图20的1次测量期间TS内将时间差TDF转换为数字值DQ，因此可实现时间数字转换的高速化。
例如在前述的专利文献4的现有方法中，在进行时间计测的1次测量期间内仅产生1个开始脉冲，因此，为了得到最终的数字值，需要重复非常多次数的测量期间。
与此相对，根据本实施方式的重复方式，如图19、图20所示，在1次测量期间TS内多次产生信号STA，并进行多次(例如1000次以上)的相位比较，由此求出数字值DQ。由此，能够在1次测量期间TS内求出最终的数字值DQ，因此，与现有方法相比，能够使时间数字转换大幅高速化。
另外，在图20中，测量期间TS的长度相当于该测量期间TS中的例如时钟信号CK1的时钟数N(时钟周期数)。例如同步电路110按照与所设定的时钟数N对应的每个测量期间TS，进行时钟信号CK1、CK2的相位同步。而且，在本实施方式的重复方式中，为了实现高分辨率的时间数字转换，将该测量期间TS中的时钟数N例如设定为1000以上(或者5000以上)这样非常大的数。例如在设时钟信号CK1、CK2的时钟频率为f1、f2的情况下，本实施方式中的时间数字转换的分辨率能够表示为Δt＝|f1-f2|/(f1×f2)。因此，频率差|f1-f2|越小，或者f1×f2越大，则分辨率Δt越小，能够实现越高分辨率的时间数字转换。而且，如果分辨率Δt变小，则测量期间TS中的时钟数N也变大。
而且，计数值TCNT相当于图20的期间TSB的长度。这里，设从相位同步时刻TMA到相位的前后关系调换的G4的时刻为止的前半期间为TSF、从G4的时刻到相位同步时刻TMB为止的后半期间为TSB。例如在设期间TSF中的时钟信号CK1的时钟数(时钟周期数)为NF的情况下，例如N＝NF+TCNT成立。例如在图19中为NF＝4，因此，与最终的数字值DQ＝4×Δt对应的值成为与时钟数NF对应的数字值。因此，时间数字转换电路20(处理部30)根据计数值TCNT，求出与NF＝N-TCNT对应的数字值。例如在数字值DQ为8比特的情况下，与时钟数N对应的数字值例如为11111111。但是，也可以进行时钟数NF的计数处理，求出数字值DQ。
另外，在增大与测量期间TS对应的时钟数N的情况下，在图19中可测量的时间差TDF缩短，因此，动态范围变小。然而在本实施方式的重复方式中，增大时钟数N而提高分辨率，并且在1次测量期间TS内完成时间数字转换。由此，例如能够如快速(flash)型的A/D转换那样实现转换处理的高速化，并且还能够实现高分辨率化。
该情况下，在本实施方式的重复方式中，也可以是，并非始终按照每个时钟周期产生信号STA并进行相位比较，而是仅在特定的期间内产生信号STA并进行相位比较。也可以是，例如通过后述的二进制搜索的方式，在缩小了数字值DQ的搜索范围后，在与该搜索范围对应的期间内，按照每个时钟周期产生信号STA并进行相位比较，求出最终的数字值DQ。该情况下，例如在图20的测量期间TS内，仅在与缩小后的搜索范围对应的期间内，进行按照每个时钟周期产生信号STA并进行相位比较时间数字转换即可。此外，也可以是，在确定了相位的前后关系调换的时刻(G4)后，不产生信号STA，实现省电。
此外，在本实施方式中，如图1所示，时钟信号CK1、CK2分别为使用振荡元件XTAL1、XTAL2而生成的时钟信号。这样，根据使用通过振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2的方法，与如游标延迟电路那样使用半导体元件来实现时间数字转换的现有方法相比，能够大幅提高时间(物理量)的测量精度。
例如在使用半导体元件的现有方法中，虽然比较容易提高分辨率，但存在难以提高精度的课题。即，作为半导体元件的延迟元件的延迟时间根据制造偏差和环境的变化而大幅变动。因此，由于该变动的原因，测量的高精度化存在限度。例如能够在某种程度上保证相对精度，但难以保证绝对精度。
与此相对，与作为半导体元件的延迟元件的延迟时间相比，振荡元件的振荡频率由于制造偏差和环境变化而引起的变动极小。因此，根据使用由振荡元件XTAL1、XTAL2生成的时钟信号CK1、CK2进行时间数字转换的方法，与使用半导体元件的现有方法相比，能够大幅提高精度。此外，通过减小时钟信号CK1、CK2的频率差，也能够提高分辨率。
例如，如果设时钟信号CK1、CK2的频率差为Δf＝|f1-f2|＝1MHz，设f1、f2为100MHz左右，则能够使时间测量的分辨率Δt＝|f1-f2|/(f1×f2)为100ps(皮秒)左右。同样，如果设f1、f2为100MHz左右且Δf＝100kHz、10kHz、1kHz，则能够使分辨率分别为Δt＝10ps、1ps、0.1ps左右。而且，与使用半导体元件的方法相比，振荡元件XTAL1、XTAL2的振荡频率的变动极小。因此，能够兼顾实现分辨率的提高和精度的提高。
此外，在上述专利文献4的现有方法中，使用石英振荡元件实现了时间数字转换。然而，在该现有方法中，构成为从第1、第2时钟脉冲的边沿一致的同步点的时刻起，使时间计测的开始时刻依次延迟。而且，从第1、第2时钟脉冲的边沿一致的同步点的时刻起进行各时间计测，需要重复多次该时间计测。因此，存在时间数字转换的转换时间非常长的问题。
与此相对，在本实施方式的重复方式中，在测量期间TS内多次产生信号STA并进行多次相位比较，由此实现时间数字转换。因此，与现有方法相比，能够使时间数字转换大幅高速化。
7.时钟周期指定值的更新方式
接着，作为本实施方式的时间数字转换方法，对通过时钟周期指定值(广义而言为时钟周期指定信息)的更新来实现时间数字转换的方法进行说明。图21～图23是说明时钟周期指定值的更新方式(以下，适当地仅记载为更新方式)的信号波形图。CIN是时钟周期指定信息。以下，设为CIN是由时钟周期指定信息表示的时钟周期指定值来进行说明。
TMA、TMB是相位同步时刻。在图21～图23中，相位同步时刻TMA、TMB为时钟信号CK1、CK2的转变时刻一致的时刻。但是，本实施方式的更新方式不限于此，相位同步时刻TMA、TMB也可以是时钟信号CK1、CK2的相位的前后关系调换的时刻。相位的前后关系调换的时刻是如下时刻，在该时刻，从一个时钟信号的相位比另一个时钟信号提前的状态调换为一个时钟信号的相位比另一个时钟信号延迟的状态。
更新期间TP是相位同步时刻TMA、TMB之间的期间。在本实施方式的更新方式中，在更新期间TP内进行例如1次时钟周期指定值的更新。另外，在图21～图23中，为了简化说明，示出在更新期间TP内的时钟信号CK1的时钟数为14的情况。但实际上，为了设定为较高分辨率，将更新期间TP内的时钟数例如设定为1000以上(或者5000以上)这样非常大的数。
在图21的更新期间TP(第1更新期间)中，时钟周期指定值为CIN＝3。因此，在由CIN＝3指定的时钟周期(CCT＝3)内使信号STA的信号电平转变。这样，在本实施方式的更新方式中，在根据时钟周期指定值CIN(时钟周期指定信息)指定的时钟信号CK1的时钟周期中，使信号STA的信号电平转变。然后，如图3、图4中说明那样，信号STP的信号电平与该信号STA对应地发生转变，信号STA、STP的转变时刻的时间差成为TDF。另一方面，在由CIN＝3指定的时钟周期(CCT＝3)中，如图2中说明那样，时钟信号CK1、CK2的转变时刻的时间差即时钟间时间差为TR＝CIN×Δt＝3Δt。
该情况下，在本实施方式的更新方式中，如图21的A1所示，进行信号STP和时钟信号CK2的相位比较。例如通过用信号STP和时钟信号CK2中的一个信号对另一个信号进行采样，来实现该相位比较。
而且，在图21的A1中，利用时钟信号CK2对信号STP进行采样后的结果即相位比较结果为L电平。通过该相位比较的结果，判断为信号STP的相位比时钟信号CK2延迟。换言之，在图21的A1中为TDF＞TR＝3Δt，信号STA、STP的转变时刻的时间差TDF比时钟信号CK1、CK2的时钟间时间差TR＝3Δt长。该情况下，进行使时钟周期指定值CIN增加的更新。
在图22的更新期间TP(第2更新期间)中，时钟周期指定值为CIN＝9。例如在图21所示的上次的更新期间TP中，如上所述，进行使时钟周期指定值从CIN＝3起增加的更新，从而更新为CIN＝9。因此，在由CIN＝9指定的时钟周期(CCT＝9)内使信号STA的信号电平转变。并且，信号STP的信号电平与信号STA对应地发生转变，信号STA、STP的转变时刻的时间差成为TDF。另一方面，在由CIN＝9指定的时钟周期(CCT＝9)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝9Δt。
而且，在本实施方式的更新方式中，如图22的A2所示，进行信号STP和时钟信号CK2的相位比较。这时，利用时钟信号CK2对信号STP进行采样后的结果即相位比较结果为H电平，因此判断为信号STP的相位比时钟信号CK2提前。换言之，在图22的A2中，成为TDF＜TR＝9Δt，时间差TDF的相位比时钟间时间差TR＝9Δt短。该情况下，进行使时钟周期指定值CIN减小的更新。
在图23的更新期间TP(第3更新期间)中，时钟周期指定值为CIN＝6。例如在图22所示的上次的更新期间TP中，如上所述，进行使时钟周期指定值从CIN＝9起减小的更新，从而更新为CIN＝6。因此，在由CIN＝6指定的时钟周期(CCT＝6)内，使信号STA的信号电平转变。并且，信号STP的信号电平与信号STA对应地发生转变，信号STA、STP的转变时刻的时间差成为TDF。另一方面，在由CIN＝6指定的时钟周期(CCT＝6)中，时钟信号CK1、CK2的时钟间时间差为TR＝CIN×Δt＝6Δt。
而且，在本实施方式的更新方式中，如图23的A3所示，进行信号STP和时钟信号CK2的相位比较。在该情况下，在图23的A3中，信号STP和时钟信号CK2的转变时刻(相位)一致(大体一致)。换言之，在图23的A3中为TDF＝TR＝6Δt。因此，作为对信号STA、STP的时间差TDF进行转换后的数字值，输出与DQ＝TR＝6Δt对应的数字值。
另外，在图21～图23中为了简化说明，将各更新期间中的时钟周期指定值CIN的增减值设为大于1的值，但是，实际上，能够如Δ∑型的A/D转换那样，将时钟周期指定值CIN的增减值设为1或作为1以下的较小值的GK。GK是增益系数，是GK≤1的值。
例如在图21、图22中，使时钟周期指定值CIN从3增加到9，但实际上，例如进行按照每个更新期间使时钟周期指定值CIN增加给定的值GK的更新。例如在设GK≤1的增益系数作为GK的情况下，对时钟周期指定值CIN进行+GK的更新。例如在GK＝0.1的情况下，例如在连续进行了10次+GK的更新的情况下，时钟周期指定值CIN被加1。
此外，在图22、图23中，使时钟周期指定值CIN从9减小到6，但实际上，例如进行按照每个更新期间使时钟周期指定值CIN减小给定的值GK的更新。例如，对时钟周期指定值CIN进行-GK的更新。例如在GK＝0.1的情况下，例如在连续进行了10次-GK的更新的情况下，时钟周期指定值CIN被减1。
此外，在图23的A3中，在信号STP和时钟信号CK2的转变时刻大体一致后，也对时钟周期指定值CIN进行更新，例如设为CIN如6、7、6、7……那样变化。在该情况下，能够使作为最终结果而输出的数字值DQ成为6Δt和7Δt之间的值(例如6.5×Δt等)。这样，根据本实施方式的更新方式，还能够如Δ∑型的A/D转换那样，减小实质的分辨率。
如以上那样，在本实施方式的更新方式中，进行信号电平与信号STA对应地发生转变的信号STP、和时钟信号CK2的相位比较，根据相位比较的结果，更新使信号STA的信号电平转变的时钟周期指定值CIN。具体而言，在各更新期间中逐渐对时钟周期指定值CIN进行更新。而且，构成为对更新后的时钟周期指定值CIN进行反馈。因此，即使在作为测量对象的时间或物理量动态地发生了变化的情况下，也能够实现追随该动态变化的时间数字转换。例如图23的A3所示，在接近了与作为测量对象的时间(时间差TDF)对应的时钟周期指定值CIN后，该时间动态地发生了变化的情况下，也与其对应地依次更新时钟周期指定值CIN，从而能够与这样的动态变化对应。
此外，在本实施方式的更新方式中，优选的是，在降低由于时钟信号CK1、CK2的转变时刻的不一致引起的误差成分的情况下，时间数字转换电路20进行如下处理：根据时钟周期指定值、以及时钟周期指定值的更新期间中的时钟信号CK1或时钟信号CK2的时钟数信息，将时间差转换为数字值DQ。例如根据信号STP和时钟信号CK2的相位比较结果、时钟数信息，进行时钟周期指定值CIN的更新，由此求出数字值DQ。
即，在本实施方式的更新方式中，即使在相位同步时刻，时钟信号CK1、CK2的转变时刻不严格地一致，也能够实现时间数字转换。例如在本实施方式的更新方式中，相位同步时刻TMA、TMB是时钟信号CK1、CK2的相位的前后关系调换的时刻即可，时钟信号CK1、CK2的转变时刻也可以不完全一致。即，在本实施方式中，还可以实施不设置同步电路110的变形。
例如为了在相位同步时刻使时钟信号CK1、CK2的转变时刻严格地一致，需要满足N/f1＝M/f2的关系。这里，N、M分别是更新期间中的时钟信号CK1、CK2的时钟数，为2以上的整数。但是，实际上，有时难以将图1的振荡元件XTAL1、XTAL2的时钟频率f1、f2设定成使得严格满足N/f1＝M/f2的关系的频率。而且，在不满足N/f1＝M/f2的关系的情况下，如果不设置同步电路110，则在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻产生偏差，该偏差成为转换误差。
因此，在本实施方式的更新方式中，测量各更新期间中的时钟数N。在相位同步时刻TMA、TMB，时钟信号CK1、CK2的转变时刻存在偏差，由此，时钟数N不会始终成为相同的值，而是根据更新期间进行变动。时间数字转换电路20根据这样变动的时钟数N、以及信号STP和时钟信号CK2的相位比较结果，进行时钟周期指定值CIN的更新。由此，能够降低由于相位同步时刻TMA、TMB处的时钟信号CK1、CK2的转变时刻的偏差而引起的转换误差。
8.二分检索方法(二进制搜索方式)
接着，作为本实施方式的时间数字转换方法，对二分检索方法(二进制搜索方式)进行说明。图24是说明二分检索方法(二进制搜索方式)的信号波形图。在图24中，按照与时钟频率f1、f2的频率差对应的分辨率，通过二进制搜索求出与信号STA和信号STP的转变时刻的时间差对应的数字值。具体而言，通过二进制搜索来实现基于信号STP和时钟信号CK2的相位比较结果的、时钟周期指定值CIN的更新。
二进制搜索(二分搜索，二分法)是如下方法：通过对搜索范围一次次地进行分割(2分割)，一边缩小搜索范围一边求出最终的数字值。例如设将时间差转换后的数字值DQ为4比特的数据，4比特的各比特为b4、b3、b2、b1。b4是MSB，b1是LSB。在图24中，通过二进制搜索求出数字值DQ的各比特b4、b3、b2、b1。例如通过与逐次比较的A/D转换同样的方法，依次求出数字值DQ的各比特b4、b3、b2、b1。
例如在图24中，时钟信号CK1、CK2的时钟频率例如为f1＝100MHz(周期＝10ns)，f2＝94.12MHz(周期＝10.625ns)，分辨率为Δt＝0.625ns。而且，图24的E1、E2是相位同步时刻，是时钟信号CK1、CK2的转变时刻例如一致的时刻。而且，时钟周期指定值CIN例如被设定为初始值即CIN＝8。作为该初始值的CIN＝8相当于最初的搜索范围内的例如正中附近的值。
当这样设定为CIN＝8时，在最初的更新期间TP1(第1更新期间)中，如图24的E3所示，在时钟周期值成为了CCT＝8的情况下，使信号STA的信号电平转变。在信号STP的信号电平与该信号STA对应地转变时，进行信号STP和时钟信号CK2的相位比较。例如，进行利用信号STP对时钟信号CK2进行采样的相位比较，如E4所示，对时钟信号CK2的H电平进行采样，该H电平成为相位比较结果。这样在相位比较结果为H电平的情况下，判断为数字值DQ的MSB即比特b4的逻辑电平为b4＝1。
通过这样求出b4＝1，二进制搜索的搜索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～15的搜索范围内。然后，将时钟周期指定值设定为该搜索范围内的值(例如中央附近的值)，例如更新为CIN＝12。
这样，在更新为CIN＝12时，在下一个更新期间TP2(第2更新期间)中，如E5所示，在时钟周期值成为了CCT＝12的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如E6所示，时钟信号CK2的L电平被采样，因此，该L电平成为相位比较结果。这样，在相位比较结果为L电平的情况下，判断为数字值DQ的下一个比特b3的逻辑电平为b3＝0。
这样，通过求出b4＝1、b3＝0，二进制搜索的搜索范围变窄，判断为与最终的数字值DQ对应的CIN例如位于8～11的搜索范围内。然后，将时钟周期指定值设定为该搜索范围内的值(例如中央附近的值)，例如更新为CIN＝10。
这样，在更新为CIN＝10时，在下一个更新期间TP3(第3更新期间)中，如E7所示，在时钟周期值成为了CCT＝10的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如E8所示，时钟信号CK2的H电平被采样，因此，该H电平成为相位比较结果。这样，在相位比较结果为H电平的情况下，判断为数字值DQ的下一个比特b2的逻辑电平为b2＝1。
最后，更新为CIN＝11，在下一个更新期间TP4(第4更新期间)中，如E9所示，在时钟周期值成为了CCT＝11的情况下，使信号STA的信号电平转变。然后，进行信号STP和时钟信号CK2的相位比较，例如E10所示，时钟信号CK2的H电平被采样，因此，该H电平成为相位比较结果。这样，在相位比较结果为H电平的情况下，数字值DQ的LSB即比特b1被设定为b1＝1。然后，如E11所示，输出DQ＝1011(2进制数)，作为最终的数字值即输出代码。
如果使用这样的二进制搜索的方法，则能够高速地求出与信号STA、STP的转变时刻的时间差对应的数字值DQ。例如在前述的专利文献4的现有方法中，在图24的情况下，为了求出最终的数字值DQ，需要最大例如15次的时间计测。与此相对，根据本实施方式的方法，如图24所示，例如能够在4次更新期间中求出最终的数字值DQ，可实现时间数字转换的高速化。
特别是，在减小分辨率Δt而使数字值DQ的比特数L变大的情况下，在现有方法中，需要例如2L左右的次数的时间计测，转换时间会变得非常长。与此相对，根据本实施方式的方法，例如能够在L次更新期间中求出最终的数字值DQ，与现有方法相比，可实现时间数字转换的大幅高速化。
另外，也可以是，在利用图24的二分检索方法(二进制搜索方式)求出数字值DQ的上位比特侧后，通过例如图21～图23中说明的更新方式求出下位比特侧(例如包含LSB的下位比特。或者LSB的下位比特)。例如在图24中，如逐次比较型的A/D转换那样，一边依次缩小搜索范围(逐次比较范围)，一边对时钟周期指定值CIN进行更新以使得成为搜索范围内的值。与此相对，在图21～图23的更新方式中，如Δ∑型的A/D转换那样，根据相位比较结果进行使CIN增减±GK的更新。GK是增益系数，GK≤1。具体而言，在信号STP的相位比时钟信号CK2延迟这样的相位比较结果的情况下，进行使CIN增大+GK的更新(数字运算处理)。另一方面，在信号STP的相位比时钟信号CK2提前这样的相位比较结果的情况下，进行使CIN减小-GK的更新(数字运算处理)。这样，通过组合2个方法，能够兼顾实现时间数字转换的高速化和高精度化。
9.其他结构例
图25示出本实施方式的集成电路装置10的其他结构例。在图25的集成电路装置10中，作为图11的同步电路110，设置有多个PLL电路120、130。
PLL电路120(第一PLL电路)进行时钟信号CK1和基准时钟信号CKR的相位同步。具体而言，PLL电路120输入使用振荡元件XTAL1(第1振荡元件)而生成的时钟频率f1的时钟信号CK1和基准时钟信号CKR，进行时钟信号CK1和基准时钟信号CKR的相位同步。例如PLL电路120按照每个第1相位同步时刻(每个第1期间)，使时钟信号CK1和基准时钟信号CKR相位同步(使转变时刻一致)。
PLL电路130(第二PLL电路)进行时钟信号CK2和基准时钟信号CKR的相位同步。具体而言，PLL电路130输入使用振荡元件XTAL2(第2振荡元件)而生成的时钟频率f2的时钟信号CK2和基准时钟信号CKR，进行时钟信号CK2和基准时钟信号CKR的相位同步。例如PLL电路130按照每个第2相位同步时刻(每个第2期间)，使时钟信号CK2和基准时钟信号CKR相位同步(使转变时刻一致)。
基准时钟信号CKR是通过利用振荡电路103使例如振荡元件XTAL3(第3振荡元件)振荡而生成的。基准时钟信号CKR的时钟频率fr是与时钟信号CK1、CK2的时钟频率f1、f2不同的频率，例如是比时钟频率f1、f2低的频率。作为振荡元件XTAL3，能够使用与振荡元件XTAL1、XTAL2相同的元件，例如能够使用石英振子等。通过使用石英振子，能够生成抖动或相位误差较小的高精度的基准时钟信号CKR，其结果，还能够减少时钟信号CK1、CK2的抖动或相位误差，可实现时间数字转换的高精度化等。
这样，在本实施方式中，利用PLL电路120使时钟信号CK1和基准时钟信号CKR相位同步，利用PLL电路130使时钟信号CK2和基准时钟信号CKR相位同步。由此，使时钟信号CK1和时钟信号CK2相位同步。另外，还能够实施设置3个以上的PLL电路(3个以上的振荡元件)来进行时钟信号CK1、CK2的相位同步的变形。
具体而言，PLL电路120包含分频电路122、124(第1、第2分频电路)和相位检测器126(第1相位比较器)。分频电路122进行使时钟信号CK1的时钟频率f1为1/N1的分频，输出时钟频率为f1/N1的分频时钟信号DCK1。分频电路124进行使基准时钟信号CKR的时钟频率fr为1/M1的分频，输出时钟频率为fr/M1的分频时钟信号DCK2。而且，相位检测器126进行分频时钟信号DCK1和分频时钟信号DCK2的相位比较，将作为上行/下行信号的信号PQ1输出到电荷泵电路128。而且，振荡电路101(VCXO)进行根据来自电荷泵电路128的控制电压VC1而控制振荡频率的振荡元件XTAL1的振荡动作，生成时钟信号CK1。
PLL电路130包含分频电路132、134(第3、第4分频电路)和相位检测器136(第2相位比较器)。分频电路132进行使时钟信号CK2的时钟频率f2为1/N2的分频，输出时钟频率为f2/N2的分频时钟信号DCK3。分频电路134进行使基准时钟信号CKR的时钟频率fr为1/M2的分频，输出时钟频率为fr/M2的分频时钟信号DCK4。而且，相位检测器136进行分频时钟信号DCK3和分频时钟信号DCK4的相位比较，将作为上行/下行信号的信号PQ2输出到电荷泵电路138。而且，振荡电路102(VCXO)进行根据来自电荷泵电路138的控制电压VC2而控制振荡频率的振荡元件XTAL2的振荡动作，生成时钟信号CK2。
图26是说明图25的集成电路装置10的动作的信号波形图。另外，在图26中为了简化说明，示出了设定为N1＝4、M1＝3、N2＝5、M2＝4的例子，但实际上，为了提高时间数字转换的分辨率，将N1、M1、N2、M2设定为非常大的数。
如图26所示，对时钟信号CK1进行N1＝4分频后的信号成为分频时钟信号DCK1，对基准时钟信号CKR进行M1＝3分频后的信号成为分频时钟信号DCK2，按照每个期间T12，进行相位同步。即，利用PLL电路120进行时钟信号CK1、基准时钟信号CKR的相位同步，使得T12＝N1/f1＝M1/fr的关系成立。
此外，对时钟信号CK2进行N2＝5分频后的信号成为分频时钟信号DCK3，对基准时钟信号CKR进行M2＝4分频后的信号成为分频时钟信号DCK4，按照每个期间T34，进行相位同步。即，利用PLL电路130进行时钟信号CK2、基准时钟信号CKR的相位同步，使得T34＝N2/f2＝M2/fr的关系成立。这样，按照每个期间T12，时钟信号CK1和基准时钟信号CKR相位同步，按照每个期间T34，时钟信号CK2和基准时钟信号CKR相位同步，由此，时钟信号CK1、CK2按照每个期间TAB相位同步。这里，TAB＝T12×M2＝T34×M1的关系成立。例如在M2＝4、M1＝3的情况下，TAB＝T12×4＝T34×3。
图25的分频电路122、124、132、134的分频比N1、M1、N2、M2实际上被设定为非常大的数。图27示出分频比的设定的一例。例如在基准时钟信号CKR的时钟频率为fr＝101MHz的情况下，通过将分频电路122、124的分频比设定为N1＝101、M1＝100，可利用PLL电路120生成f1＝102.01MHz的时钟信号CK1。此外，通过将分频电路132、134的分频比设定为N2＝102、M2＝101，可利用PLL电路130生成f2＝102MHz的时钟信号CK2。由此，能够将图2中说明的时间数字转换的分辨率(时间分辨率)设定为Δt＝|1/f1-1/f2|＝0.96ps(皮秒)，能够实现非常高的分辨率的时间数字转换。
如图27所示，N1和M1为2以上的不同的整数，N2和M2也为2以上的不同的整数。此外，N1、M1中的至少1个和N2、M2中的至少1个为不同的整数。此外，优选的是，N1和N2的最大公约数为1，最小公倍数为N1×N2，M1和M2的最大公约数为1，最小公倍数为M1×M2。
此外，在图27中，|N1×M2-N2×M1|＝1的关系成立。即，以使|N1×M2-N2×M1|＝1的关系成立的方式设定了N1、M1、N2、M2。如果以设定为N1＝4、M1＝3、N2＝5、M2＝4的图26为例，则成为|N1×M2-N2×M1|＝|4×4-5×3|＝1。这意味着，16个时钟信号CK1的长度和15个时钟信号CK2的长度相等。由此，按照每个期间TAB，时钟信号CK1和时钟信号CK2每次偏离1个时钟周期(1个时钟期间)。由此，能够容易实现利用了游标卡尺(游标)的原理的时间数字转换。
在图25、图26中，按照比期间TAB短的每个期间T12，进行时钟信号CK1和基准时钟信号CKR的相位同步，按照比期间TAB短的每个期间T34，进行时钟信号CK2和基准时钟信号CKR的相位同步。因此，与上述图14的结构例相比，进行相位比较的频度增多，可实现时钟信号CK1、CK2的抖动(累积抖动)和相位噪声的减少等。特别是，在为了实现高分辨率的Δt，而将N1、M1、N2、M2设定为了较大的数的情况下，在图14的结构例中，期间TAB的长度变得非常长，误差被累积，由此抖动和相位误差变大。与此相对，在图25、图26中，按照比期间TAB短的每个期间T12、T34进行相位比较，所以具有能够减小累积误差、能够改善抖动和相位误差的优点。
另外，图25的PLL电路120、130为模拟方式的电路结构，但也可以采用数字方式(ADPLL)的电路结构。在该情况下，各PLL电路(120、130)能够由具有计数器和TDC的相位检测器和数字运算部等来实现。计数器生成相当于基准时钟信号(CKR)的时钟频率(fr)除以时钟信号(CK1、CK2)的时钟频率(f1、f2)所得的结果的整数部的数字数据。TDC生成相当于该除法结果的小数部的数字数据。与这些整数部和小数部的相加结果对应的数字数据被输出到数字运算部。数字运算部根据设定频率数据(FCW1、FCW2)和来自相位检测器的作为比较结果的数字数据，检测与设定频率数据之间的相位误差，并进行相位误差的平滑处理，由此生成频率控制数据并输出到振荡电路(101、102)。振荡电路根据频率控制数据而被控制振荡频率，生成时钟信号(CK1、CK2)。另外，也可以通过使用继电器式的相位检测器和PI控制的结构来替代使用TDC，实现数字方式的PLL电路。
10.抖动和分辨率
如上所述，在本实施方式中，实现了高分辨率的时间数字转换，但具有由于时钟信号的抖动的累积等而无法实现与高分辨率对应的精度的问题。例如在单纯地设抖动为白噪声时，其累积抖动例如成为随机漫步。即，相对于无自相关的完全噪声那样的抖动(白噪声)，作为其累积和的累积抖动成为随机漫步，具有自相关。
例如随机漫步如图28的C1所示，分布收敛为正态分布(高斯分布)。如C2、C3所示，量子漫步收敛为具有有限的支集(紧支集)的给定的概率密度函数。
例如在图8中，按照每个期间TAB，使时钟信号CK1、CK2相位同步。而且，如图29的D1所示，时钟信号CK1、CK2具有每个时钟周期的抖动。此外，时钟信号CK1、CK2按照每个期间TK相位同步，但D2是该期间TK中的累积抖动。这里，设时钟信号CK1、CK2的每个时钟周期的抖动量为J、时钟信号CK1、CK2中的一个时钟信号(或基准时钟信号)在期间TK中的时钟数为K。此时，在假设为随机漫步时，累积抖动量(抖动累积误差)例如能够表示为K1/2×J。在假设为量子漫步时，累积抖动量例如能够表示为K×J。
这里，抖动量J是表示与理想的时钟信号之间的相位偏差，用RMS值表示，单位是时间。例如抖动量J是根据振荡元件的性能等确定的标准值(最大标准值)，例如是表示1个时钟的平均的相位偏差的RMS值。时钟数K是时钟信号CK1、CK2中的一个时钟信号与另一个时钟信号或基准时钟信号(CKR)相位同步的时刻和下一次相位同步的时刻之间的期间TK中的、一个时钟信号的时钟数。在图8的例子中，时钟数K相当于时钟信号CK1、CK2的时钟数N、M。此外，期间TK相当于图8的期间TAB。而且，在设时钟信号CK1、CK2中的一个时钟信号的频率为f(f1、f2)、时间数字转换的分辨率为Δt的情况下，能够表示为K＝1/(f×Δt)。另一方面，在图25的例子中，时钟数K相当于图27的N1、N2。此外，期间TK相当于图26的期间T12、T34。
如图29所示，表示相位同步间隔的期间TK中的时钟数K越大，累积抖动引起的误差越大，精度越下降。这意味着，在图25的结构例中，能够减小期间TK中的时钟数K，所以能够减小由于累积抖动引起的误差，能够提高精度。
图30的H1、H2、H3表示例如假设为随机漫步的情况下的分辨率(sec)和时钟信号的抖动(sec_rms)之间的关系。例如表示将累积抖动量表示为K1/2×J的情况下的分辨率和抖动之间的关系，H1、H2、H3相当于时钟信号(CK1、CK2)的频率为100MHz、1GHz、10MHz的情况。在图30中，H4所示的区域是抖动为导致精度劣化的主要原因的区域。H5所示的区域是分辨率为导致精度劣化的主要原因的区域。
例如图30的H1表示时钟信号的频率为100MHz且时钟数K为104左右的情况。例如在H1，分辨率(Δt)为1ps(10-12sec)的情况下，抖动(J)成为0.01ps(10-14sec_rms)，在设为K＝104时，Δt＝K1/2×J的关系成立。例如在如1GHz这样提高时钟信号的频率时，能够减小时钟数K，所以表示Δt＝K1/2×J的关系的线如H2所示，对抖动的要求放松。另一方面，在如10MHz这样减小时钟信号的频率时，时钟数K变大，所以表示Δt＝K1/2×J的关系的线如H3所示，对抖动的要求变得严格。
而且，在本实施方式中，在设时钟信号CK1、CK2的每个时钟周期的抖动量为J、时间数字转换的分辨率为Δt的情况下，至少J≤Δt的关系成立。例如图31的H6表示J＝Δt的关系成立的线，其对应于如图30的H4所示那样抖动为导致精度劣化的主要原因的区域，表示抖动至少未超过分辨率这样的抖动的上限。例如在分辨率(Δt)为1ps(10-12sec)的情况下，要求抖动量J至少为1ps(10-12sec_rms)以下，不容许抖动量J大于1ps(RMS值)。这是因为，在抖动量J大于1ps时，如Δt＝1ps那样设为高分辨率变得失去意义。
此外，在本实施方式中，在设时钟信号CK1、CK2中的一个时钟信号与另一个时钟信号或基准时钟信号(CKR)相位同步的时刻和下一次相位同步的时刻之间的期间TK中的、一个时钟信号的时钟数为K的情况下，J≥Δt/K的关系成立。例如图31的H7表示J＝Δt/K的关系成立的线，其对应于如图30的H5所示那样分辨率为导致精度劣化的主要原因的区域，表示抖动相对于分辨率的下限。例如H7与量子漫步对应。如果这样设为J≥Δt/K，则累积抖动的性能还能够与假设为量子漫步的情况对应，可以不选择抖动特性过度好的振荡元件。
例如在设时钟信号(CK1、CK2)的频率为f(f1、f2)、期间TK的时钟数为K的情况下，K＝1/(f×Δt)成立。在图8的例子中，N＝1/(f1×Δt)、M＝1/(f2×Δt)成立。这意味着，按照每个期间TK(TAB)，一个时钟信号和另一个时钟信号(CK1、CK2)的相位每次偏离1个时钟周期。因此，在用时钟信号的频率f表示时，J≥Δt/K的关系式成为如J≥f×Δt2的关系式。
此外，在本实施方式中，例如(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)的关系成立。例如在时钟频率为100MHz的情况下，图31的H1相当于J＝Δt/K1/2的线，其相当于随机漫步的线。在该情况下，如果是例如图31的H8所示的范围，则能够使得不会如图30的H4所示那样抖动成为主要原因而使精度下降、或者如H5所示那样分辨率成为主要原因而使精度下降。(1/10)×(Δt/K1/2)≤J≤10×(Δt/K1/2)表示处于图31的H8所示的范围，分辨率和抖动之间的关系优选处于H8所示的范围。H8的范围的区域成为累积抖动限制精度的区域与分辨率限制精度的区域的边界的区域，所以即使不使用规格超标的振荡元件，也能够实现高精度的时间数字转换。
例如在假设为随机漫步时，分辨率和累积抖动量对抗的关系式能够表示为J＝Δt/K1/2。而且，如上所述，在K＝1/(f×Δt)成立的情况下，J＝Δt/K1/2成为如J＝(f×Δt3)1/2的关系式。因此，如图31那样，在设时钟信号的频率f为10MHz～1GHz的范围时，(107×Δt3)1/2≤J≤(109×Δt3)1/2的关系成立。在设时钟信号的频率f为10KHz～10GHz的范围时，(104×Δt3)1/2≤J≤(1010×Δt3)1/2的关系成立。
11.物理量测量装置、电子设备、移动体
图32示出本实施方式的物理量测量装置400的结构例。物理量测量装置400包含本实施方式的集成电路装置10、用于生成时钟信号CK1的振荡元件XTAL1(第1振荡元件、第1振动片)、用于生成时钟信号CK2的振荡元件XTAL2(第2振荡元件、第2振动片)。此外，物理量测量装置400能够包含封装410，该封装410收纳集成电路装置10、振荡元件XTAL1、XTAL2。封装410例如由基底部412和盖部414构成。基底部412是由陶瓷等绝缘材料构成的例如箱形等的部件，盖部414是与基底部412接合的例如平板状等的部件。在基底部412的例如底面上设有用于与外部设备连接的外部连接端子(外部电极)。在由基底部412和盖部414形成的内部空间(腔室)内收纳集成电路装置10、振荡元件XTAL1、XTAL2。而且，通过盖部414进行密闭，从而将集成电路装置10、振荡元件XTAL1、XTAL2气密地密封在封装410内。
集成电路装置10和振荡元件XTAL1、XTAL2安装于封装410内。而且，振荡元件XTAL1、XTAL2的端子和集成电路装置10(IC)的端子(焊盘)利用封装410的内部布线进行电连接。在集成电路装置10中设置有用于使振荡元件XTAL1、XTAL2振荡的振荡电路101、102，通过利用这些振荡电路101、102使振荡元件XTAL1、XTAL2振荡，生成了时钟信号CK1、CK2。
例如在上述专利文献4的现有方法中，第1、第2振荡电路设置于第1、第2石英振荡元件，集成电路装置中未内置第1、第2振荡电路。因此，无法实现基于同步电路110的第1、第2时钟信号的相位同步。此外，存在无法在集成电路装置中执行第1、第2振荡电路中共同的控制处理这样的缺点。
另外，作为物理量测量装置400的结构，能够实施各种变形。例如也可以是，基底部412是平板状的形状，盖部414是在其内侧形成凹部的形状。此外，关于封装410内的集成电路装置10、振荡元件XTAL1、XTAL2的安装方式和布线连接等，也能够实施各种变形。此外，振荡元件XTAL1、XTAL2不需要为完全分开的结构，也可以是在1个部件上形成的第1振荡区域、第2振荡区域。此外，也可以在物理量测量装置400(封装410)中设置3个以上的振荡元件。在该情况下，在电路装置10中设置与其对应的3个以上的振荡电路即可。
图33示出包含本实施方式的集成电路装置10的电子设备500的结构。该电子设备500包含本实施方式的集成电路装置10、振荡元件XTAL1、XTAL2、处理部520。还可以包含通信部510、操作部530、显示部540、存储部550、天线ANT。由集成电路装置10和振荡元件XTAL1、XTAL2构成物理量测量装置400。另外，电子设备500不限于图33的结构，可以实施省略其中一部分的结构要素、或追加其他结构要素等各种变形。
作为电子设备500，例如能够假设对距离、时间、流速或流量等物理量进行计测的计测设备、测量生物体信息的生物体信息测量设备(超声波测量装置、脉搏计、血压测量装置等)、车载设备(自动驾驶用的设备等)、基站或路由器等网络关联设备。还可以假设头部佩戴式显示装置或钟表关联设备等可穿戴设备、打印装置、投影装置、机器人、便携信息终端(智能手机、移动电话机、便携式游戏装置、笔记本PC或平板PC等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(无线电路)进行经由天线ANT而从外部接收数据、或向外部发送数据的处理。处理部520进行电子设备500的控制处理、以及对经由通信部510而收发的数据的各种数字处理等。此外，处理部520进行使用由物理量测量装置400测量的物理量信息的各种处理。该处理部520的功能例如可通过微型计算机等处理器而实现。
操作部530用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等来实现。显示部540用于显示各种信息，可通过液晶、有机EL等显示器来实现。另外，在使用触摸面板显示器来作为操作部530的情况下，该触摸面板显示器兼具操作部530和显示部540的功能。存储部550用于存储数据，其功能可通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等来实现。
图34示出包含本实施方式的集成电路装置10的移动体的例子。本实施方式的集成电路装置10(振荡元件)可以组装到例如车辆、飞机、摩托车、自行车、机器人或者船舶等各种移动体中。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)，且在陆地上、空中或海上移动的设备或装置。图34概要性示出作为移动体的具体例的汽车206。汽车206(移动体)中组装了具有本实施方式的集成电路装置10和振荡元件的物理量测量装置(未图示)。控制装置208根据由该物理量测量装置测量的物理量信息，进行各种控制处理。例如在测量了汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测量的距离信息进行用于自动驾驶的各种控制处理。控制装置208按照例如车体207的姿态对悬架的软硬度进行控制，并且对各个车轮209的制动进行控制。另外，组装有本实施方式的集成电路装置10或物理量测量装置的设备不限于这种控制装置208，也可以组装在汽车206等移动体所设置的各种设备(车载设备)中。
另外，如上述那样对本实施方式进行了详细说明，而对本领域技术人员而言，应能容易理解未实际脱离本发明的新事项和效果的多种变形。因此，这样的变形例全部包含在本发明的范围内。例如，关于在说明书或附图中至少一次与更广义或同义的不同用语(时钟周期指定信息、控制信号等)一起记载的用语(时钟周期指定值、控制电压等)，能够在说明书或附图的任意位置置换为该不同的用语。此外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，集成电路装置、物理量测量装置、电子设备、移动体的结构/动作、振荡电路、时间数字转换电路、控制部的结构、控制部的控制处理、时间数字转换处理、相位同步处理、振荡处理、第1、第2信号的生成处理、相位比较处理等也不限于本实施方式中说明的内容，能够实施各种变形。
