一种基于延迟锁相环的时间数字转换器
技术领域
本发明属于激光雷达光信号接收机系统技术领域，具体涉及一种基于延迟锁相环的时间数字转换器。
背景技术
1960年，世界第一台激光器问世，在1961年激光便首先被用于测距系统。由于激光具有高准直性、高单色性、高功率密度和高相干性等一系列优良的光学性能，各种应用于不同场景、不同范围的测距技术不断地推陈出新。从小至接近激光波长的微米级范围、厘米级的物体形状和数公里到数十公里的目标物距离，大到地球与卫星甚至月球之间的距离，都可以利用激光来精确测量。而且随着科技的发展，激光雷达的应用范围越来越广泛，譬如汽车或航天器的导航与防撞、三维空间概貌扫描、气象侦测、地质检测等等。根据目前公开的报道，无人驾驶汽车的各主要研究机构如谷歌、福特、百度等均采用扫描式激光雷达来收集数据；汽车高速行驶时，通过激光雷达实时扫描两车之间的距离和相对速度，为行车系统提供障碍物信息，可以降低事故发生的概率。
激光雷达利用激光发射器发出激光照射在被探测的物体上，由目标物反射回的激光回波被工作在线性模式的雪崩光电二极管接收并转换为电流信号，再由前端模拟接收器将雪崩光电二极管产生的脉冲电流线性地转换为电压信号，然后利用时间数字转化电路得出脉冲的飞行时间信息。脉冲的飞行时间信息本质上表达的就是被探测物体与激光雷达之间的实际距离。因而时间数字转换器的性能直接决定了激光雷达测距的准确性。
目前的脉冲波激光雷达已经由最初的单通道探测(请参见图1)，发展为多线列扫描式探测，甚至大面阵探测，这使得时间数字转化电路同样需要面阵化，如果运用传统的时间数字转换方法，不但准确性较差，同时大面积集成具有很高的功耗，远远不能满足车载激光雷达的实际应用。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于延迟锁相环的时间数字转换器。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于延迟锁相环的时间数字转换器，包括：
延迟锁相环，用于接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；
整数时间检测阵列，连接所述延迟锁相环，用于接收所述参考时钟信号，对所述参考时钟信号进行计数，输出整数时间数据；
分数时间检测阵列，连接所述延迟锁相环，用于接收所述等间隔同频时钟簇信号、start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据。
在本发明的一个实施例中，还包括：
译码器，连接所述整数时间检测阵列和所述分数时间检测阵列，用于将地址信号进行译码，输出地址码；
整合补偿处理模块，连接所述译码器、所述整数时间检测阵列和所述分数时间检测阵列，用于对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。
在本发明的一个实施例中，所述整数时间检测阵列包括计数器和寄存器，其中，
所述计数器，用于当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，输出所述整数时间数据；
所述寄存器，连接所述计数器，用于缓存所述整数时间数据。
在本发明的一个实施例中，所述寄存器还连接所述译码器和所述整合补偿处理模块，用于根据所述地址码输出所述整数时间数据至所述整合补偿处理模块。
在本发明的一个实施例中，所述分数时间检测阵列包括start分数测量阵列和stop分数测量阵列，其中，
所述start分数测量阵列连接所述延迟锁相环和所述整合补偿处理模块，用于以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，输出第一分数时间数据；
所述stop分数测量阵列连接所述延迟锁相环和所述整合补偿处理模块，用于以所述等间隔同频时钟簇信号为基准对所述stop信号进行量化，输出第二分数时间数据。
在本发明的一个实施例中，所述stop分数测量阵列还连接所述译码器，用于根据所述地址码输出所述第二分数时间数据至所述整合补偿处理模块。
在本发明的一个实施例中，所述译码器用于当接收到所述stop信号量化完成信号时，对所述地址信号进行译码。
本发明的另一个实施例提供的一种基于延迟锁相环的时间数字转换方法，包括步骤：
接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；
对所述参考时钟信号进行计数，输出整数时间数据；
接收start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据；
当接收到所述stop信号量化完成信号时，将地址信号进行译码，输出地址码；
对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。
在本发明的一个实施例中，对所述参考时钟信号进行计数，输出整数时间数据，包括：
当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，根据所述地址码输出所述整数时间数据。
在本发明的一个实施例中，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据，包括：
以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，输出第一分数时间数据；
以所述等间隔同频时钟簇信号为基准对所述stop信号进行量化，根据所述地址码输出所述第二分数时间数据。
与现有技术相比，本发明的有益效果：
1、本发明采用整数时间检测阵列和分数时间检测阵列对延迟锁相环(Delay-Locked Loop，简称DLL)产生的多相位时钟进行多通道测量，极大的提高了测量的准确性和稳定性，提高了时间数字转换器(TDC)的抗干扰能力，并且整数时间检测阵列和分数时间检测阵列的测量输出为独热码的方式，简化了译码电路的复杂程度，减小了整体TDC的功耗面积，在面阵式探测激光雷达领域的应用前景广阔。
2、本发明的延迟锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好鲁棒性，从而能够产生稳定的延迟，解决了TDC中因制造工艺、电源电压和环境温度变化引起的时钟延迟变化问题；并且DLL经过延时、负载匹配和面积功耗优化，可以以很小的面积功耗提供稳定的多相位时钟信号。
附图说明
图1为现有技术提供的单通道探测数字时钟转换器的波形示意图；
图2为本发明实施例提供的一种基于延迟锁相环的数字时间转换器的模块示意图；
图3为本发明实施例提供的一种延迟锁相环的模块示意图；
图4为本发明实施例提供的一种基于延迟锁相环的数字时间转换器的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图2，图2为本发明实施例提供的一种基于延迟锁相环的数字时间转换器的模块示意图，包括：延迟锁相环100和TDC测量部分，其中，
延迟锁相环100接收参考时钟信号，并将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；
进一步的，请参见图3，图3为本发明实施例提供的一种延迟锁相环的模块示意图，延迟锁相环100由鉴相器101、电荷泵102、滤波器103和延迟链104组成；鉴相器100接收参考时钟信号和延迟时钟信号(例如，延迟时钟信号为延迟一个时钟周期)，将参考时钟信号和延迟时钟信号的相位进行比较，输出与这两个输入信号之间相位差成正比的脉冲信号；电荷泵102为电压可控电荷泵，电荷泵102接收上述脉冲信号，根据鉴相器101产生的脉冲信号决定是把电荷泵入到滤波器103还是将电荷从滤波器103中泵出，并把脉冲信号转换成电压信号；滤波器103接收电压信号，根据环路需求对电压信号进行处理，产生环路控制信号控制延迟链104，确定延迟链104的延迟周期，直至输出稳定的控制信号；当滤波器103的控制信号稳定时，延迟链104接收到稳定的控制信号，根据控制信号对参考时钟信号进行延迟，输出参考时钟信号至整数时间检测阵列，并且输出一组等间隔同频时钟信号至分数时间检测阵列，同时输出等间隔同频时钟信号中的末位延迟时钟信号至鉴相器101以与参考时钟信号进行对比；当滤波器103的控制信号不稳定时，此时延迟链104输出非等间隔同频时钟信号，非等间隔同频时钟信号返回至鉴相器101进行重新延时。
进一步的，参考时钟信号为一个信号，而等间隔同频时钟簇信号为一组以参考时钟信号为基础、依次延迟相同时钟周期的多相位时钟信号，并且这组多相位时钟信号的频率相同，这组多相位时钟信号包括至少两个等间隔同频时钟信号；例如，第一个延迟的时钟信号与参考时钟信号间隔312ps，则第二个延迟的时钟信号与第一个延迟的时钟信号间隔也是312ps，第三个延迟的时钟信号与第二个延迟的时钟信号间隔也是312ps，以此类推。
进一步的，等间隔同频时钟簇信号的频率与参考时钟信号的频率相同。
本发明实施例的延迟锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好鲁棒性，从而能够产生稳定的延迟，解决了TDC中因制造工艺、电源电压和环境温度变化引起的时钟延迟变化问题；并且，DLL由鉴相器、电荷泵、滤波器和可控延迟链组成，这些模块都经过延时、负载匹配和面积功耗优化，可以以很小的面积功耗提供稳定的多相位时钟信号。
TDC测量部分用于测量激光飞行时间(TOF)，由整数时间检测阵列200和分数时间检测阵列300组成，整数时间检测整列200连接延迟锁相环100，用于接收参考时钟信号，并对参考时钟信号进行计数，输出整数时间数据，输出的整数时间数据为多位数据，包括至少两个数据；分数时间检测阵列300连接延迟锁相环100，用于接收等间隔同频时钟簇信号、start信号和stop信号，利用所述等间隔同频时钟簇信号对start信号和stop信号进行量化，输出分数时间数据。
进一步的，整数时间检测阵列200包括数个整数时间检测点，分数时间检测阵列300包括数个分数时间检测点，整数时间检测阵列200与分数时间检测阵列300分别与激光雷达接收机中的光电转换单元(雪崩二极管，APD)阵列一一对应。
进一步的，分数时间检测阵列300由多相位时钟采样信号(即本发明实施例的等间隔同频时钟簇信号)边沿检测电路和译码电路组成。
本发明实施例采用整数时间检测阵列和分数时间检测阵列对DLL产生的多相位时钟进行多通道测量，极大的提高了测量的准确性和稳定性，提高了时间数字转换器(TDC)的抗干扰能力，并且整数时间检测阵列和分数时间检测阵列的测量输出为独热码的方式，简化了译码电路的复杂程度，减小了整体TDC的功耗面积，在面阵式探测激光雷达领域的应用前景广阔。
请参见图4，图4为本发明实施例提供的一种基于延迟锁相环的数字时间转换器的结构示意图，其中，信号线上带“/”表示该信号为多位数据，信号线上未带“/”表示该信号为一位数据；该数字时钟转换器包括延迟锁相环100、整数时间检测阵列200和分数时间检测阵列300。
进一步的，整数时间检测阵列200包括计数器201和寄存器202，
计数器201接收start信号、stop信号和参考时钟信号，当计数器201接收到start信号时，计数器201开始对参考时钟信号计数；当计数器201接收到stop信号时，计数器201停止对参考时钟信号的计数，并将计数得到的整数时间数据输出至寄存器202；具体的，由于stop信号为一组数据，并且计数器只能存储一个数据，因此，当计数器接收到第一个stop信号时，记录对当前参考时钟信号的计数得到第一个整数时间数据，并将此第一个整数时间数据输出到寄存器；当计数器接收到中间stop信号时，记录对当前参考时钟信号的计数得到第一个整数时间数据，并将此第一个整数时间数据输出到寄存器；当计数器接收到最后一个stop信号后，计数器停止对参考时钟的计数，并将最后一个整数时间数据输出到寄存器。
在本发明的一个实施例中，由于DLL接收到参考时钟信号后同时输出上述参考时钟信号和等间隔同频时钟簇信号，因此，计数器可接收由DLL提供的参考时钟信号，也可直接接收未经过DLL的参考时钟信号。
寄存器202连接寄存器201，用于接收整数时间数据，将整数时间数据缓存在寄存器202中。
本发明实施例中整数时间检测阵列采用计数器复用，不仅可以提高测量的准确性，而且可以提高测量的效率；采用寄存器缓存整数时间数据，可以方便系统读取和清除数据。
进一步的，分数时间检测阵列300包括start分数时间检测阵列301和stop分数时间检测阵列302，其中，
Start分数时间检测阵列301连接延迟锁相环和整合补偿处理模块，用于接收start信号和等间隔同频时钟簇信号；当接收到start信号时，Start分数时间检测阵列301以等间隔同频时钟簇信号为基准、确定start信号与等间隔同频时钟簇信号的相对位置，从而对start信号进行量化，量化得到第一分数时间数据，Start分数时间检测阵列301输出第一分数时间数据，第一分数时间数据为多位数据，包括至少两个数据。
Stop分数时间检测阵列302连接延迟锁相环和整合补偿处理模块，用于接收stop信号有和等间隔同频时钟簇信号；当接收到stop信号时，stop分数时间检测阵列302以等间隔同频时钟簇信号为基准，确定stop信号与等间隔同频时钟簇的相对位置，从而对stop信号进行量化，量化得到第二分数时间数据，Stop分数时间检测阵列302输出第二分数时间数据，第二分数时间数据为多位数据，包括至少两个数据。
在一个具体实施例中，系统控制激光发射器发射激光时会触发start信号，start信号启动TDC中的计数器和Start分数时间检测阵列开始计时；当激光经过目标反射回来经过光电转换模块部分产生stop信号，stop信号一方面使得计数器停止计数，另一方面到达Stop分数时间检测阵列进行量化，量化完成后，TDC停止计时并输出start信号和stop信号之间的时间间隔量化值。
在一个具体实施例中，触发所有TDC通道开始计时的start信号都是统一的，因此，输入计数器201、start分数测量阵列301的start信号为同一个信号；而TDC中每一条通道都有各自对应的stop信号，每一个stop信号对应于目标不同位置反射回来的激光信号，因此，输入寄存器202和stop分数测量阵列302的信号为一组stop信号。
在一个具体实施例中，在TDC每次测量前需要对一次复位来清除之前保留的测量值，每一次测量之后测量值会一直保存，直到复位为止。
在一个具体实施例中，TDC阵列采用整数计时复用方法和分数计时独热码输出的方式，简化了译码电路的复杂程度，减小了面积和功耗的消耗，特别适用于面阵探测激光雷达应用。
请参见图4，本发明实施例的数字时间转换器还包括：译码器400和整合补偿处理模块500，其中，
译码器400用于接收地址信号，将地址信号进行译码后，输出地址码，地址码为独热码形式，地址码的作用为对寄存器202、stop分数测量阵列302和整数补偿处理模块500中的数据进行寻址定位；
具体的，所述译码器用于当接收到所述stop信号量化完成信号时，对所述地址信号进行译码，并输出地址码。
具体的，stop信号量化完成后，系统控制单元接收到stop信号量化完成信号，并将stop信号量化完成信号发送至译码器，译码器接收到信号后进行译码并输出地址码；在本发明的另一个实施例中，stop信号量化完成后，stop分数测量阵列将stop信号量化完成信号发送至译码器，译码器接收到信号后进行译码并输出地址码。
进一步的，寄存器202还连接译码器和整合补偿处理模块，当接收到地址码时，寄存器202根据地址码的寻址定位将整数时间数据输出到整合补偿处理模块500。
进一步的，stop分数测量阵列302还连接译码器和整合补偿处理模块，当接收到地址码时，stop分数测量阵列302根据地址码的寻址定位将第二测量数据读取输出到整合补偿处理模块500。
在一个具体实施例中，TDC阵列采用地址译码的方式读取，系统可以改变地址线接口读取每个阵列通道中的测量值，每个通道各自独立，具有很高的灵活性。
整合补偿处理模块500连接译码器、寄存器202和stop分数测量阵列302，用于接收整数时间数据、分数时间数据(包括第一分数时间数据和第二分数时间数据)和地址码，对整数时间数据、分数时间数据进行整合补偿处理，并根据地址码的寻址定位输出整合补偿数据至后级设备中。
本发明实施例采用整数时间检测阵列和分数时间检测阵列对DLL产生的多相位时钟进行多通道测量，极大提高了测量的准确性和稳定性，提高了TDC的抗干扰能力，并且整数时间检测阵列和分数时间检测阵列的测量输出为独热码的方式，简化了译码电路的复杂程度，减小了整体TDC的功耗面积，在面阵式探测激光雷达领域的应用前景广阔。
本发明实施例的延迟锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好鲁棒性，从而能够产生稳定的延迟，解决了TDC中因制造工艺、电源电压和环境温度变化引起的时钟延迟变化问题；并且，DLL经过延时、负载匹配和面积功耗优化，可以以很小的面积功耗提供稳定的多相位时钟信号。
本发明实施例还提供了一种基于延迟锁相环的时间数字转换方法，包括步骤：
接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；
对所述参考时钟信号进行计数，输出整数时间数据；
接收start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据；
当接收到所述stop信号量化完成信号时，将地址信号进行译码，输出地址码；
对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。
具体的，对所述参考时钟信号进行计数，输出整数时间数据，包括：
当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，记录当前对所述参考时钟信号的计数，当所有所述stop信号接收到后，停止对所述参考时钟信号进行计数，输出所述整数时间数据；
根据所述地址码输出所述整数时间数据。
具体的，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据，包括：
以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，输出第一分数时间数据；
以所述等间隔同频时钟簇信号为基准对所述stop信号进行量化，根据所述地址码输出所述第二分数时间数据。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
