电子时钟发生装置与芯片
技术领域
本发明涉及电子时钟设计领域，尤其涉及一种电子时钟发生装置与芯片。
背景技术
在本领域中，电子系统中的电路需要时钟进行时序操作，比如数字时序电路，数/模混合电路等。不同电路中需要的时钟频率往往不同，为了进行同步操作，要求这些不同的时钟都由同一个时钟源来提供。
现有的相关技术中，可以通过对同一个时钟源的升频或者降频得到不同时钟频率的时钟信号，进而供各个电路模块使用，也可以利用高精度的时钟发生器来产生各电路模块所需时钟频率的时钟信号。
然而，时钟源易受生产工艺和/或工作环境影响。例如，随着工艺批次、温度、电压等环境变化，产生的时钟源会发生变化。
发明内容
本发明提供一种电子时钟发生装置与芯片，以解决产生的时钟源易受生产工艺和/或工作环境影响的问题。
根据本发明的第一方面，提供了一种电子时钟发生装置，用于自时钟基准源获得时钟信号，包括：电压基准源、第一储能元件、第二储能元件、第一电阻、第二电阻、稳压元件、电流输出电路、时钟输出电路、第一开关、第二开关、第三开关和第四开关；其中，所述第一开关和所述第二开关同开或同闭，所述第三开关和所述第四开关同开或同闭；
所述电压基准源连接所述时钟输出电路，所述第二电阻的第一端、所述第二储能元件的第一端均连接所述电流输出电路，所述时钟输出电路还连接所述第二储能元件的第一端；
其中，所述第一开关的第一端连接所述第一储能元件的第一端，第二端分别连接所述第一电阻的第一端和所述稳压元件的第一端；所述第二开关的第一端连接所述第一储能元件的第二端，第二端连接所述第二电阻的第一端；所述第三开关的第一端连接所述第一储能元件的第一端，第二端连接所述电压基准源；所述第四开关的第一端连接所述第一储能元件的第二端，第二端连接地；所述第一开关、所述第二开关、所述第三开关和所述第四开关均连接所述时钟基准源；
所述时钟基准源，用于在第一时段控制所述第一开关和所述第二开关闭合，且所述第三开关和所述第四开关断开；在第二时段控制所述第一开关和所述第二开关断开，且所述第三开关和所述第四开关闭合；其中，所述第一时段与所述第二时段为相邻的两个时段，且一个所述第一时段和相邻的一个所述第二时段构成所述时钟基准源的一个基准周期；
所述电压基准源，用于在所述第一时段向所述第一储能元件充电；
所述稳压元件，用于在所述第二时段获取所述第一储能元件中的电能，并在所述第一时段和所述第二时段以预设电压向所述第一电阻供电；
所述电流输出电路，用于向所述第二电阻输出第一电流，以使得：所述第二电阻的第一端的电压为所述预设电压；并向所述第二储能元件输出第二电流；其中，所述第一电流与所述第二电流呈比例；
所述时钟输出电路，用于比较所述第二储能元件的电压与所述电压基准源输出的基准电压；在所述第二储能元件的电压大于所述基准电压时，输出第一电平信号，并控制所述第二储能元件放电；在所述第二储能元件的电压小于所述基准电压时，输出第二电平信号，并控制所述第二储能元件通过所述第二电流充电；其中，所述第一电平信号与所述第二电平信号构成所述时钟信号。
可选的，所述电流输出电路包括运算放大器和输出子电路，所述运算放大器的第一输入端与所述稳压元件的第一端连接，所述运算放大器的第二输入端与所述第二电阻的第一端连接，所述运算放大器的输出端连接所述输出子电路；所述输出子电路分别与所述第二电阻的第一端和所述第二储能元件的第一端连接；
所述运算放大器，用于控制所述输出子电路向所述第二电阻输出所述第一电流，并控制所述输出子电路向所述第二储能元件输出所述第二电流。
可选的，所述输出子电路包括第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极均连接所述运算放大器的输出端，所述第一MOS管的漏极连接所述第二电阻的第一端，所述第二MOS管的漏极连接所述第二储能元件的第一端，所述第一MOS管和所述第二MOS管的源极均连接电源。
可选的，所述第一MOS管和所述第二MOS管均为PMOS管。
可选的，所述时钟输出电路包括比较器和充放电子电路，所述比较器的第一输入端连接所述第二储能元件的第一端，所述比较器的第二输入端与所述电压基准源连接，所述比较器的输出端与所述充放电子电路连接，所述充放电子电路还连接所述第二储能元件的第一端；
所述比较器，用于比较所述第二储能元件的电压与所述电压基准源的基准电压；在所述第二储能元件的电压大于所述基准电压时，输出所述第一电平信号；在所述第二储能元件的电压小于所述基准电压时，输出所述第二电平信号；
所述充放电子电路，用于获取所述比较器的输出端的信号，在所述比较器输出所述第一电平信号时，控制所述第二储能元件放电，在所述比较器输出所述第二电平信号时，控制所述第二储能元件通过所述第二电流充电。
可选的，所述充放电子电路包括充放电开关，所述充放电开关设置于所述第二储能元件的第一端与一低电位点之间；所述充放电开关的控制端连接所述比较器的输出端。
可选的，所述第二电阻的第二端和所述第二储能元件的第二端的电位与所述低电位点相等。
可选的，所述的装置，还包括：触发器，所述触发器与所述时钟输出电路连接；
所述触发器用于对所述时钟信号的频率、相位、占空比中至少之一进行调整。
可选的，所述电压基准源包括第一基准源和第二基准源，所述第一基准源与所述第三开关的第二端连接，所述第二基准源连接所述时钟输出电路；
所述第一基准源，用于在所述第一时段向所述第一储能元件充电；
所述第二基准源，用于向所述时钟输出电路输出所述基准电压。
根据本发明的第二方面，提供了一种芯片，包括：根据本发明第一方面及其可选方案所涉及的电子时钟发生装置。
本发明提供的电子时钟发生装置与芯片，通过电压基准源在第一时段向所述第一储能元件充电、稳压元件在第二时段获取所述第一储能元件中的电能，并在所述第一时段和所述第二时段以预设电压向所述第一电阻供电，以及所述电流输出电路向所述第二电阻输出第一电流，以使得：所述第二电阻的第一端的电压为所述预设电压，可以使得第一电阻消耗的电能可以相当于第一储能元件充电的电能；还通过电流输出电路向所述第二储能元件输出第二电流；其中，所述第一电流与所述第二电流呈比例，以及所述时钟输出电路比较所述第二储能元件的电压与所述电压基准源的基准电压，输出第一电平信号和第二电平信号，实现了时钟信号的输出。本发明可以使得第一电阻、第二电阻、第一储能元件、第二储能元件之间所受生产工艺和工作环境的影响互相抵消，降低了生产工艺和工作环境对输出的时钟信号的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一电子时钟发生装置的电路示意图一；
图2是本发明一电子时钟发生装置的电路示意图二；
图3是本发明一电子时钟发生装置的电路示意图三；
图4是本发明一电子时钟发生装置的电路示意图四；
图5是本发明一电子时钟发生装置的电路示意图五；
图6是本发明一电子时钟发生装置的电路示意图六；
图7是本发明一电子时钟发生装置的电路示意图七；
图8是本发明一电子时钟发生装置的电路示意图八。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1是本发明一电子时钟发生装置的电路示意图一。
参考图1，所述的装置，用于自时钟基准源U4获得时钟信号，包括：电压基准源U1、第一储能元件C1、第二储能元件C2、第一电阻R1、第二电阻R2、稳压元件CP、电流输出电路U2、时钟输出电路U3、第一开关S1、第二开关S2、第三开关S3和第四开关S4；其中，所述第一开关S1和所述第二开关S2同开或同闭，所述第三开关S3和所述第四开关S4同开或同闭。
所述电压基准源U1连接所述时钟输出电路U3，所述第二电阻R2的第一端、所述第二储能元件C2的第一端均连接所述电流输出电路U2，所述时钟输出电路U3还连接所述第二储能元件C2的第一端；
所述第一开关S1的第一端连接所述第一储能元件C1的第一端，第二端分别连接所述第一电阻R1的第一端和所述稳压元件CP的第一端；所述第二开关S2的第一端连接所述第一储能元件C1的第二端，第二端连接所述第二电阻R2的第一端。
所述第三开关S3的第一端连接所述第一储能元件C1的第一端，第二端连接所述电压基准源U1；所述第四开关S4的第一端连接所述第一储能元件C1的第二端，第二端连接地；所述第一开关S1、所述第二开关S2、所述第三开关S3和第四开关S4均连接所述时钟基准源U4。
所述时钟基准源U4，用于在第一时段控制所述第一开关S1和所述第二开关S2闭合，且所述第三开关S3和所述第四开关S4断开；在第二时段控制所述第一开关S1和所述第二开关S2断开，且所述第三开关S3和所述第四开关S4闭合；其中，所述第一时段与所述第二时段为相邻的两个时段，且一个所述第一时段和相邻的一个所述第二时段构成所述时钟基准源U4的一个基准周期。
其中，时钟基准源U4可以用于分别输出一种信号至第一开关S1与第二开关S2，输出另一种信号至第三开关S3与第四开关S4，以使得：第一开关S1与第二开关S2闭合时，第三开关S3与第四开关S4断开；第一开关S1与第二开关S2断开时，第三开关S3与第四开关S4闭合。时钟基准源U4的周期，即为基准周期Tr，其对应的频率为基准频率fr。
时钟基准源U4可以列举为一般的RC时钟、锁相环(PLL，Phase Locked Loop)时钟或晶振时钟等电路模块，其可输出幅度相同、频率相同、相位相反的两种信号，该两种信号即为输出至第一开关S1和第二开关S2的一种信号，与输出至第三开关S3与第四开关S4的另一种信号。
通过第一开关S1、第二开关S2、第三开关S3与第四开关S4的设计，可以实现第一储能元件C1的充电与放电控制，进而使得：第一储能元件C1充电时，稳压元件CP与第一电阻R1不会消耗所充电能，稳压元件CP获取第一储能元件C1的电能时，第一储能元件C1只放电，不充电，从而由于稳压元件CP电压保持预设电压V0不变，可以保证第一电阻R1消耗的电能可以看作与第一储能元件C1所充电能相等。
所述电压基准源U1，用于在所述第一时段向所述第一储能元件C1充电；还可用于向时钟输出电路U3输出基准电压。
所述稳压元件CP，用于在所述第二时段获取所述第一储能元件C1中的电能，并在所述第一时段和所述第二时段以预设电压V0向所述第一电阻R1供电。
所述电流输出电路U2，用于向所述第二电阻R2输出第一电流I1，以使得：所述第二电阻R2的第一端的电压为所述预设电压V0；并向所述第二储能元件C2输出第二电流I2；其中，所述第一电流I1与所述第二电流I2呈比例。
所述时钟输出电路U3，用于比较所述第二储能元件C2的电压与所述电压基准源U1输出的基准电压；在所述第二储能元件C2的电压大于所述基准电压时，输出第一电平信号，并控制所述第二储能元件放电；在所述第二储能元件C2的电压小于所述基准电压时，输出第二电平信号，并控制所述第二储能元件C2通过所述第二电流I2充电；其中，所述第一电平信号与所述第二电平信号构成所述时钟信号。
电子时钟发生装置产生的时钟信号，由交替产生的第一电平信号与第二电平信号所构成，第一电平信号可以为高电平信号，第二电平信号可以为低电平信号。
第一储能元件C1可以采用第一电容，第二储能元件C2可以采用第二电容，在其他可选实施方式中，也可为其他可以存储电荷的元件。稳压元件CP可以采用稳压电容，在其他可选实施方式中，稳压元件CP也可以选择其他可以产生稳压效果的器件，例如滤波器。若稳压元件CP为稳压电容，则由于稳压电容的电容值足够大，稳压电容的电压变化极小，其两端电压可看做稳定的电压，即：使得第一电阻R1在该稳定的电压下消耗电荷。此外，稳压元件CP的第二端与第一电阻R1的第二端可以接地，或其他相同的低电位。
由于稳压元件CP的第一端与第一电阻R1的第一端连接，且其始终为第一电阻R1提供预设电压V0的供电，可以使得第一时段内第一储能元件C1接收的充电电能，与第一时段和第二时段内第一电阻R1消耗的电能相等，进而可以在基准频率fr、第一储能元件C1的电容值、预设电压V0以及第一电阻R1的阻值之间建立量化关系。
具体的，电能可由电荷量表征，则：
第一储能元件C1充电的电荷量Q+可以表征为：
Q+＝VR1·C1；
其中，VR1为电压基准源U1向第一储能元件C1充电的充电电压。
由于稳压元件CP的电压，即向第一电阻R1充电的电压维持不变。
第一电阻R1消耗的电荷量Q-可以表征为：
由于第一储能元件C1充电电能等于第一电阻R1消耗的电能，则有：
Q+＝Q-；
故而，可以得到：
其中，Tr为时钟基准源U4的基准周期；fr为时钟基准源U4的基准频率，由于fr＝1/Tr，则有：
V0＝VR1·C1·R1·fr。
由于所述第二电阻R2的第一端的电压为所述预设电压V0、向所述第二储能元件C2输出第二电流I2、所述第一电流I1与所述第二电流I2呈比例，以及所述时钟输出电路U3比较所述第二储能元件C2的电压与所述电压基准源U1的基准电压输出时钟信号；可以在第一储能元件C1的电容值、第二储能元件C2的电容值，第一电阻R1的阻值，以及第二电阻R2的阻值之间建立量化关系。
具体的，第一电流I1可以表征为：
根据第二储能元件C2的充电原理，可以有：
I2·T0＝VR2·C2；
其中，VR2为电压基准源U1向时钟输出电路U3输出的基准电压。
若第一电流I1与第二电流I2电流值的比值为a，即：I2＝a·I1；
由于f0＝1/T0，则有：
其中，f0为时钟输出电路U3输出信号的频率，T0为时钟输出电路U3输出信号的周期，其可以为输出时钟信号的时钟频率与时钟周期。
若大于1，可实现时钟频率f0相对于基准频率fr的升频；若小于1，可实现时钟频率f0相对于基准频率fr的降频。可见，本实施例实现了任意的升频与降频输出，即可以从时钟基准源U4获得任意分频比的时钟信号，在集成电路中，其中的均可做到和生产工艺、工作环境无关，所以，该升频与降频可以与生产工艺和工作环境无关。也可以理解为分频比，当其大于1，则能够实现升频，当其小于1，则能够实现降频。此外，通过以上分频比可以包含整数升频和降频，以及非整数的升频与降频，本实施例对于多种升频与降频需求，具有普适性。
从中可见，基于上述电路所建立的量化关系，可以使得第一储能元件C1与第二储能元件C2，以及第一电阻R1与第二电阻R2之间所受生产工艺和工作环境的影响互相抵消，降低了生产工艺和工作环境对输出的时钟信号的影响。
图2是本发明一电子时钟发生装置的电路示意图二。
参考图2，所述电流输出电路U2包括运算放大器A1和输出子电路U21，所述运算放大器A1的第一输入端与所述稳压元件CP的第一端连接，所述运算放大器A1的第二输入端与所述第二电阻R2的第一端连接，所述运算放大器A1的输出端连接所述输出子电路U21；所述输出子电路U21分别与所述第二电阻R2的第一端和所述第二储能元件C2的第一端连接。
所述运算放大器A1，用于控制所述输出子电路U21向所述第二电阻R2输出所述第一电流I1，并控制所述输出子电路U21向所述第二储能元件C2输出所述第二电流I2。
由于运算放大器A1的第一输入端连接稳压元件CP的第一端，其输入电压为预设电压V0，第二输入端连接第二电阻R2的第一端，其电压也为预设电压V0，由于运算放大器A1的第一输入端和第二输入端的电压始终保持一致，运算放大器A1的输出信号保持不变，可以始终控制输出子电路U21输出第一电流I1和第二电流I2。
图3是本发明一电子时钟发生装置的电路示意图三。
参考图3，所述输出子电路U21包括第一MOS管Q1和第二MOS管Q2，所述第一MOS管Q1和所述第二MOS管Q2的栅极均连接所述运算放大器A1的输出端，所述第一MOS管Q1的漏极连接所述第二电阻R2的第一端，所述第二MOS管Q2的漏极连接所述第二储能元件C2的第一端，所述第一MOS管Q1和第二MOS管Q2的源极均连接电源U5。
第一MOS管Q1和第二MOS管Q2，可以为PMOS管(英文全称positive channel Metal Oxide Semiconductor)。第一MOS管Q1和第二MOS管Q2可以为相同尺寸，以使得第一电流I1与第二电流I2相等，即a可以为1；第一MOS管Q1和第二MOS管Q2也可以为不同的尺寸，以使得a为其他取值。
其中的a可以做到很精确，不随工艺批次、温度、电压等环境变化而发生变化，进而降低了时钟信号受到工艺批次、温度、电压等环境变化的影响。
其中的第一MOS管Q1和第二MOS管Q2可以替换为级联方式的MOS管。输出子电路U21，可以为其他任意能够输出第一电流I1与第二电流I2的电路结构，列举可以为电流镜，以使得第一电流I1与第二电流I2相等。
若第一电流I1与第二电流I2相等，则有：
图4是本发明一电子时钟发生装置的电路示意图四。
参考图4，所述时钟输出电路U3包括比较器CMP和充放电子电路U31，所述比较器CMP的第一输入端连接所述第二储能元件C2的第一端，所述比较器CMP的第二输入端与所述电压基准源U1连接，所述比较器CMP的输出端与所述充放电子电路U31连接，所述充放电子电路U31还连接所述第二储能元件C2的第一端。
所述比较器CMP，用于比较所述第二储能元件C2的电压与所述电压基准源U1的基准电压；在所述第二储能元件C2的电压大于所述基准电压时，输出第一电平信号；在所述第二储能元件C2的电压小于所述基准电压时，输出第二电平信号。
所述充放电子电路U31，用于获取所述比较器CMP的输出端的信号，在所述比较器CMP输出所述第一电平信号时，控制所述第二储能元件C2放电，在所述比较器CMP输出所述第二电平信号时，控制所述第二储能元件C2通过所述第二电流I2充电。
由于比较器CMP比较的是第二储能元件C2的电压与基准电压，比较器CMP的输出信号可以理解为根据第二储能元件C2的充放电时间得到，通过该实施方式，可以得到所需的时钟信号。同时，由于控制第二储能元件C2充放电的也是比较器CMP，该电路设计可以有效精简器件。
图5是本发明一电子时钟发生装置的电路示意图五。
参考图5，所述充放电子电路U31包括充放电开关SR，所述充放电开关SR设置于所述第二储能元件C2的第一端与一低电位点之间；所述充放电开关SR的控制端连接所述比较器CMP的输出端。
当比较器CMP输出第一电平信号时，控制充放电开关SR闭合时，第二储能元件C2的第一端连接低电位，可实现第二储能元件C2的放电，当放电使得第二储能元件C2的电压低于基准电压后，比较器CMP的输出信号变化为第二电平信号，控制充放电开关SR断开，第二储能元件C2的第一端未连接低电位，电流输出电路U2可对第二储能元件C2充电，当充电至高于基准电压后，比较器CMP的输出信号变化为第一电平信号，可控制充放电开关SR闭合，再次实现对第二储能元件C2的放电。
其中一种实施方式中，所述第二电阻R2的第二端和所述第二储能元件C2的第二端的电位与所述低电位点相等。即第二储能元件C2的第二端、第二电阻R2的第二端均连接至低电位，该低电位可以为地。
图6是本发明一电子时钟发生装置的电路示意图六。
参考图6，所述的装置，还包括：触发器TR，所述触发器TR与所述时钟输出电路U3连接；所述触发器TR用于对所述时钟信号的频率、相位、占空比中至少之一进行调整。
该实施方式下，触发器TR对时钟输出电路U3输出的时钟信号进行调整，以输出调整后的时钟信号。例如，如果需要占空比为50％的时钟信号，则可以利用触发器TR将时钟输出电路U3输出的时钟信号的输出频率减半；此时，触发器TR可以为T触发器。
图7是本发明一电子时钟发生装置的电路示意图七。
参考图7，所述电压基准源U1，可以包括第一基准源U11与第二基准源U12，其可以为电压源，所述第一基准源与所述第三开关S3的第二端连接，可用于在第一时段向所述第一储能元件C1提供充电电压VR1，以实现第一储能元件C1的充电，；所述第二基准源U12连接所述时钟输出电路U3，用于向所述时钟输出电路U3输出所述基准电压VR2。
第一基准源U11与第二基准源U12可以分别为不同的基准源，也可以为同一基准源，若为同一基准源，则可理解为，电压基准源U1可以仅包括一个基准源，分别与连接第三开关S3的第二端和时钟输出电路U3连接。
若采用同一基准源，则有：
若其中的a为1，则有：
图8是本发明一电子时钟发生装置的电路示意图八。
请参考图8，其为综合图1至图7示意的实施方式得到的电路；其中，第一储能元件C1采用第一电容，第二储能元件C2采用第二电容，稳压元件CP采用稳压电容。第一电阻R1和第一电容的第二端均接地，第二电容的第二端、第二电阻R2的第二端和充放电开关SR均接地。
本实施例还提供了一种芯片，包括：前述任一种实施例及其可选方案所涉及的电子时钟发生装置。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
