岸桥CCTV授时系统
技术领域
本实用新型属于视频设备自动对时技术领域，特别涉及一种岸桥CCTV授时系统。
背景技术
目前港口设备都添加使用了视频设备，作为生产辅助，提高了工作效率并减少了安全事故的发生，随着视频设备的接入越来越多，视频设备需要统一有效的管理，需要一个很准确的时间作为基线，这样视频管理才有参考价值，而目前的视频设备都是通过自带晶振来进行时间更新，误差每个月可达到5分钟，半年后，其时间信息基本不具有参考价值，所以需要一个设备来进行时间同步更新。
发明内容
鉴于背景技术所存在的技术问题，本实用新型所提供的岸桥CCTV授时系统，能从卫星上面获取到时间信息，将视频设备的时间与北京时间同步，对时稳定性强，误差小。
为了解决上述技术问题，本实用新型采取了如下技术方案来实现：
一种岸桥CCTV授时系统，包括UBLOX模块、主控模块和CPLD逻辑单元；UBLOX模块与主控模块电连接，主控模块与CPLD逻辑单元电连接，CPLD逻辑单元与温补晶振电连接；
UBLOX模块用于利用GPS信号获取时间信息，然后将时间信息发送给主控模块；主控模块和CPLD逻辑单元电连接用于实现液晶显示，同时将时间信息通过网口或485接口发送给CCTV系统的硬盘录像机。
优选的方案中，所述的温补晶振的频率为50MHz，温补晶振用于提高授时精度。
优选的方案中，所述的主控模块为STM32主控芯片。
优选的方案中，所述的STM32主控芯片的存储器大小为64Kb。
本专利可达到以下有益效果：
利用GPS信号通过UBLOX模块获取到时间信息，然后将信息发送给STM32主控芯片与CPLD逻辑单元处理实现液晶显示，同时将时间信息通过网口或485接口发送给CCTV系统的硬盘录像机，使得硬盘录像机时间是准确的，方便以后调取录像.温补晶振可使内部时钟更加稳定提高授时精度。时间同步服务器的实现对网络视频设备的授时，授时时长不受限制，方便设备随时接入视频系统。CCTV系统支持局域网时间同步，使得硬盘录像机、摄像头都和北京时间同步，同步误差小。
附图说明
下面结合附图和实施例对本实用新型作进一步说明：
图1为本实用新型系统连接框图；
图2为本实用新型原理图;
图3为STM32芯片接线图；
图4为EPM7128型CPLD逻辑单元的接线图。
具体实施方式
优选的方案如图1所示，一种岸桥CCTV授时系统，包括UBLOX模块、主控模块和CPLD逻辑单元；UBLOX模块用于利用GPS信号获取时间信息，然后将时间信息发送给主控模块；主控模块和CPLD逻辑单元电连接用于实现液晶显示，同时将时间信息通过网口或485接口发送给CCTV系统的硬盘录像机。使得硬盘录像机时间是准确的，方便以后调取录像。CPLD逻辑单元设有光纤接口，用于连接网络服务器。
UBLOX模块又叫u-blox芯片，是瑞士U- blox公司研发的一款GPS定位芯片，本技术方案选用UBLOX模块主要是为了获取GPS时间信息。
CPLD逻辑单元内设有温补晶振，温补晶振用于提高授时精度。所有电子元件全部采用无铅工艺,软件部分需要增加冗余设置。温补晶振采用50MHz的贴片振晶。
主控模块为STM32主控芯片。它是ARM Cortex-M内核的32位微控制器，基本型号有STM32F101R6、STM32F101C8、STM32F101R8、STM32F101V8、STM32F101RB、STM32F101VB等，本技术方案中，主控模块选择STM32系列其中一款芯片即可。优选地STM32主控芯片的存储器大小为64Kb。如图3所示为STM32其中一款芯片的接线图。
CPLD为可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆("在系统"编程)将代码传送到目标芯片中，实现设计的数字系统。具体型号可选用 Altera EPM7128S (PLCC84)，如图4所示，为该型号处理单元的接线图。
整个装置的工作原理如下：
如图2所示，UBLOX模块内包括了射频模块，CPLD逻辑单元包括分频器、时钟驯服模块和时钟选择模块。射频模块接受GPS时间信号，GPS时间信号经过基带信号处理，将时间状态信息（即GPS_1PPS）传输至STM32主控芯片，STM32主控芯片采集并得出优选的秒脉冲信号U1PPS，U1PPS传输至CPLD逻辑单元中的时钟选择模块。温补晶振50MHz输出至分频器得出了OCXO_1Hz时钟信号，通过对比OCXO_1Hz时钟信号与秒脉冲信号U1PPS之间的相位差，通过控制信号对温补晶振的压控调谐作用，逐步减小它们之间的差值，同时经过闭环控制过程不断校准和修正，最终使得秒脉冲信号U1PPS与OCXO_1Hz时钟信号的上升沿对齐，从而实现时间同步的目的。CPLD逻辑单元将校验完成的脉冲信号传输至STM32主控芯片进行放大处理，最终由液晶屏进行显示。
