一种能够在多个模式中的一个模式下操作的发送设备
本申请是申请日为2016年2月25日、申请号为201680012352.6、题为 “一种能够在多个模式中的一个模式下操作的发送设备”的专利申请的分案 申请。
技术领域
与发明构思的示例性实施例一致的设备和方法涉及一种发送器及产生用 于信号传输的信息比特的附加奇偶校验的方法。
背景技术
在21世纪的面向信息的社会中的广播通信服务正进入数字化、多信道化、 带宽加宽以及高质量的时代。具体地讲，随着高清数字电视(TV)和便携式 广播信号接收装置的普及，数字广播服务对于各种接收方案的支持的需求增 长。
根据这种需求，标准组建立各种广播通信标准以提供满足用户的需要的 信号发送和接收服务。然而，仍需要一种向用户提供具有更多改进的性能的 服务的方法。
发明内容
技术问题
本发明构思的示例性实施例可克服相关技术的信号发送器和接收器及其 方法的缺点。然而，这些实施例不需要克服这种缺点或者可不克服这种缺点。
示例性实施例提供一种发送器以及用于使用交织模式产生附加奇偶校验 的方法。
解决方案
根据示例性实施例的一方面，提供了一种发送器，所述发送器可包括： 低密度奇偶校验(LDPC)编码器，被配置为对输入比特进行编码以产生包括 输入比特和将在当前帧中发送的奇偶校验比特的LDPC码字；奇偶校验置换 器，被配置为对奇偶校验比特进行交织并基于按组交织模式对构成经过交织 的奇偶校验比特的多个奇偶校验比特组进行按组交织以执行奇偶校验置换， 其中，按组交织模式包括第一模式和第二模式；删截器，被配置为对经过按 组交织的奇偶校验比特组中的至少一些奇偶校验比特进行删截；附加奇偶校 验产生器，被配置为基于第一模式和第二模式选择被删截的奇偶校验比特组 中的至少一些奇偶校验比特组来产生将在当前帧的先前帧中发送的附加奇偶 校验比特，其中，第一模式确定在经过按组交织的奇偶校验比特组之中的在 删截之后剩余的并随后将在当前帧中发送的奇偶校验比特组。
第二模式可确定所述多个比特组之中不管将被删截器删截的奇偶校验比 特的数量而将总是被删截的奇偶校验比特组，附加奇偶校验产生器可通过基 于第二模式中所指示的将总是被删截的奇偶校验比特组的顺序，选择包括在 将总是被删截的奇偶校验比特组中的比特中的至少一些比特，来产生所述附 加奇偶校验比特。
奇偶校验置换器可基于等式11对构成奇偶校验比特的所述多个奇偶校 验比特组进行按组交织，针对第二模式的按组交织的顺序可以基于表4来确 定。
LDPC编码器可以以6/15的码率对6480个输入比特进行编码以产生 9720个奇偶校验比特。
在删截之后的LDPC码字可通过QPSK被映射到星座符号以在当前帧中 被发送到接收器。
根据另一示例性实施例的一方面，提供一种用于产生附加奇偶校验的方 法。所述方法可包括：对输入比特进行编码以产生将在当前帧中与输入比特 一起发送的奇偶校验比特；对奇偶校验比特进行交织并基于按组交织模式对 构成经过交织的奇偶校验比特的多个奇偶校验比特组进行按组交织，其中， 按组交织模式包括第一模式和第二模式；对经过按组交织的奇偶校验比特组 中的至少一些奇偶校验比特组进行删截；通过基于第一模式和第二模式选择 被删截的奇偶校验比特组中的至少一些奇偶校验比特组来产生将在当前帧的 先前帧中发送的附加奇偶校验比特，其中，第一模式确定在经过按组交织的 奇偶校验比特组之中的在删截之后剩余的并随后将在当前帧中发送的奇偶校 验比特组。
第二模式可确定所述多个经过按组交织的奇偶校验比特组之中的将总是 被删截的奇偶校验比特组，可通过基于第二模式中所指示的将总是被删截的 比特组的顺序，选择包括在将总是被删截的奇偶校验比特组中的比特中的至 少一些比特，来产生所述附加奇偶校验比特。
第一模式可确定基于将在当前帧中发送的奇偶校验比特的总数量的除了 将总是被删截的奇偶校验比特组之外的还将被删截的经过按组交织的奇偶校 验比特组中的一些奇偶校验比特组。
第一模式可确定从通过第一模式确定的所述将被删截的经过按组交织的 奇偶校验比特组中的所述一些奇偶校验比特组中选择用于产生奇偶校验比特 的比特组的顺序。
第一模式可确定在通过第一模式确定的所述将被删截的奇偶校验比特组 中的所述一些奇偶校验比特组内删截比特组的顺序，而第二模式可确定在将 总是被删截的奇偶校验比特组内不具有任何删截比特组的顺序的将总是被删 截的奇偶校验比特组。
有益效果
如上所述，根据各种示例性实施例，可将特定的LDPC奇偶校验比特选 为附加奇偶校验比特以提高接收器的解码性能。
附图说明
将参照附图来描述示例性实施例的以上和/或其它方面，其中：
图1是用于描述根据示例性实施例的发送器的配置的框图；
图2和图3是用于描述根据示例性实施例的奇偶校验矩阵的示图；
图4是示出根据示例性实施例的将低密度奇偶校验(LDPC)码字划分为 多个比特组的示例的示图；
图5和图6是用于描述根据示例性实施例的产生附加奇偶校验比特的方 法的示图；
图7是示出根据示例性实施例的具有准循环结构的奇偶检验矩阵的示图；
图8是用于描述根据示例性实施例的帧结构的示图；
图9和图10是用于描述根据示例性实施例的发送器的详细配置的框图；
图11至图24是用于描述根据示例性实施例的用于处理信令的方法的示 图；
图25和图26是用于描述根据示例性实施例的接收器的配置的框图；
图27和图28是用于描述根据示例性实施例的将接收器的对数似然比 (LLR)值组合的示例的示图；
图29是示出根据示例性实施例的提供与L1信令的长度有关的信息的示 例的示图；
图30是用于描述根据示例性实施例的用于产生附加奇偶校验的方法的 流程图。
具体实施方式
在下文中，将参照附图更详细地描述发明构思的示例性实施例。
图1是用于描述根据示例性实施例的发送器的配置的框图。
参照图1，发送器100包括LDPC编码器110、奇偶校验置换器120、删 截器(puncturer)130、以及附加奇偶校验产生器140。
LDPC编码器110可对输入比特进行编码。换言之，LDPC编码器110 可对输入比特进行低密度奇偶校验(LDPC)编码以产生奇偶校验比特，即， LDPC奇偶校验比特。
这里，输入比特是用于LDPC编码的LDPC信息比特，并且可包括经过 外部编码的比特和零比特。经过外部编码的比特包括信息比特和通过对信息 比特进行外部编码而产生的奇偶校验比特(或奇偶校验位)。
信息比特可以是信令(可选地，被称作“信令比特”或“信令信息”)。 信息比特可包括接收器200(如图25或图26所示)接收并处理从发送器100 发送的数据或服务数据(例如，广播数据)所需要的信息。
外部编码是级联编码操作中在内部编码之前执行的编码操作，并且可使 用各种编码方案，诸如，BCH(Bose，Chaudhuri，Hocquenghem)编码和/ 或循环冗余校验(CRC)编码。在这种情况下，用于内部编码的内部码可以 是LDPC码。
针对LDPC编码，需要取决于码率和码长的预定数量的LDPC信息比特。 因此，当通过对信息比特进行外部编码而产生的外部编码比特的数量小于需 要的LDPC信息比特的数量时，适当数量的零比特被填充以获得LDPC编码 所需要的数量的LDPC信息比特。因此，经过外部编码的比特和填充的零比 特可构成与LDPC编码所需要的比特的数量一样多的LDPC信息比特。
由于填充的零比特仅是获得特定数量的用于LDPC编码的比特所需要的 比特，因此填充的零比特被LDPC编码，然后不被发送到接收器200。如此， 填充零比特并随后不将填充的零比特发送给接收器200的过程可被称作缩减。 在这种情况下，填充的零比特可被称作缩减比特(或缩减的比特)。
例如，假设信息比特的数量是Ksig，并且当Mouter个奇偶校验比特通过外 部编码被添加到信息比特时比特的数量(即，包括信息比特和奇偶校验比特 的经过外部编码的比特的数量)是Nouter(＝Ksig+Mouter)。
在这种情况下，当经过外部编码的比特的数量Nouter小于LDPC信息比特 的数量Kldpc时，Kldpc-Nouter个零比特被填充，作为结果，经过外部编码的比特 和填充的零比特可构成LDPC信息比特。
前述示例描述了零比特被填充，这仅仅是一个示例。
当信息比特是针对数据或服务数据的信令时，信息比特的长度可根据数 据的量而改变。因此，当信息比特的数量大于LDPC编码所需要的LDPC信 息比特的数量时，信息比特可被分割为低于特定值。
因此，当信息比特的数量或分割的信息比特的数量小于通过从LDPC信 息比特的数量中减去通过外部编码产生的奇偶校验比特的数量(即，Mouter) 而获得的数量时，与通过从LDPC信息比特的数量中减去经过外部编码的比 特的数量而获得的数量一样多的零比特被填充，使得LDPC信息比特可由经 过外部编码的比特和填充的零比特形成。
然而，当信息比特的数量或分割的信息比特的数量等于通过从LDPC信 息比特的数量中减去通过外部编码而产生的奇偶校验比特的数量而获得的数 量时，LDPC信息比特可由经过外部编码的比特形成，而不包括填充的零比 特。
前述示例描述了信息比特被外部编码，这仅仅是一个示例。然而，信息 比特可不被外部编码并且连同根据信息比特的数量而填充的零比特一起来构 成LDPC信息比特，或者仅仅信息比特可构成LDPC信息比特，而无需单独 填充零比特。
为了方便描述，将在外部编码通过BCH编码来执行的假设下来描述外部 编码。
具体地讲，输入比特将在如下假设下被描述：输入比特包括经过BCH 编码的比特和零比特，经过BCH编码的比特包括信息比特以及通过对信息比 特进行BCH编码而产生的BCH奇偶校验比特(或BCH奇偶校验位)。
也就是说，假设信息比特的数量是Ksig，并且将描述当经由BCH编码， Mouter个BCH奇偶校验比特被添加到信息比特时比特的数量(即，包括信息 比特和BCH奇偶校验比特的经过BCH编码的比特的数量)是Nouter(＝ Ksig+Mouter)。这里，Mouter＝168。
前述示例描述了将被缩减的零比特被填充，这仅仅是一个示例。也就是 说，由于零比特是具有由发送器100和接收器200预设的值的比特并且被填 充仅用于连同包括将被随后发送到接收器200的信息的信息比特一起形成 LDPC信息比特，因此替代零比特的具有由发送器100和接收器200预设的 另一值(例如，1)的比特可被填充以便进行缩减。
LDPC编码器110可对LDPC信息比特系统地进行编码以产生LDPC奇 偶校验比特，并输出由LDPC信息比特和LDPC奇偶校验比特形成的LDPC 码字(或经过LDPC编码的比特)。也就是说，LDPC码是系统码，因此，LDPC 码字可由在LDPC编码之前的LDPC信息比特和通过LDPC编码产生的LDPC 奇偶校验比特形成。
例如，LDPC编码器110可以对Kldpc个LDPC信息比特
在这种情况下，LDPC编码器110可以以各种码率对输入比特(即，LDPC 信息比特)执行LDPC编码以产生具有预定长度的LDPC码字。
例如，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC 编码以产生由16200个比特形成的LDPC码字。作为另一示例，LDPC编码 器110可以以6/15的码率对6480个输入比特执行LDPC编码以产生由16200 个比特形成的LDPC码字。
执行LDPC编码的处理是产生LDPC码字以满足H·CT＝0的处理，因此， LDPC编码器110可使用奇偶校验矩阵来执行LDPC编码。这里，H表示奇 偶校验矩阵，C表示LDPC码字。
在下文中，将参照附图描述根据各种示例性实施例的奇偶校验矩阵的结 构。在奇偶校验矩阵中，除了1之外的部分的元素是0。
作为一个示例，根据示例性实施例的奇偶校验矩阵可具有如图2中示出 的结构。
参照图2，奇偶校验矩阵20可由五个矩阵A、B、C、Z和D组成。在 下文中，为了描述奇偶校验矩阵20的结构，每个矩阵结构将被描述。
子矩阵A由K个列和g个行形成，子矩阵C由K+g个列和N-K-g个行 形成。这里，K(或Kldpc)表示LDPC信息比特的长度，N(或Ninner)表示 LDPC码字的长度。
另外，在子矩阵A和子矩阵C中，当LDPC码字的长度是16200并且码 率是3/15时，在第i列组中的第0列中1所位于的行的索引可基于表1来限 定。属于同一列组的列的数量可以是360。
[表1]
在下文中，将参照例如表1来详细描述子矩阵A和子矩阵C中1所位于 的行的位置(可选地，称作“索引”或“索引值”)。
当LDPC码字的长度是16200并且码率是3/15时，基于奇偶校验矩阵 200的编码参数M1、编码参数M2、编码参数Q1以及编码参数Q2分别是1080、 11880、3以及33。
这里，Q1表示子矩阵A中属于同一列组的列被循环移位的大小，Q2表 示子矩阵C中属于同一列组的列被循环移位的大小。
另外，Q1＝M1/L，Q2＝M2/L，M1＝g，M2＝N-K-g，L表示分别在子矩阵A 和子矩阵C中列的样式重复的间隔，即，属于同一列组的列的数量(例如， 360)。
子矩阵A和子矩阵C中1所位于的行的索引可分别基于M1值来确定。
例如，在以上的表1中，由于M1＝1080，因此在子矩阵A中的第i列组 的第0列中1所位于的行的位置可基于以上的表1的索引值之中的小于1080 的值来确定，子矩阵C中的第i列组的第0列中1所位于的行的位置可基于 以上的表1的索引值之中的等于或大于1080的值来确定。
具体地讲，在以上的表1中与第0列组对应的序列是“8 372 841 4522 5253 74308542 9822 10550 11896 11988”。因此，在子矩阵A中的第0列组的第0 列中，1可分别位于第8行、第372行以及第841行中，并且在子矩阵C的 第0列组的第0列中，1可分别位于第4522行、第5253行、第7430行、第 8542行、第9822行、第10550行、第11896行以及第11988行中。
在子矩阵A中，当1的位置被限定在每个列组的第0列中时，1的位置 可被循环移位Q1以限定在每个列组的其它列中1所位于的行的位置，并且在 子矩阵C中，当1的位置被限定在每个列组的第0列中时，1的位置可被循 环移位Q2以限定在每个列组的其它列中1所位于的行的位置。
在前述示例中，在子矩阵A中的第0列组的第0列中，1位于第8行、 第372行以及第841行。在这种情况下，由于Q1＝3，因此在第0列组的第1 列中1所位于的行的索引可以是11(＝8+3)、375(＝372+3)以及844(＝841+3)， 并且在第0列组的第2列中1所位于的行的索引可以是14(＝11+3)、378(＝375+3) 以及847(＝844+3)。
在子矩阵C的第0列组的第0列中，1位于第4522行、第5253行、第 7430行、第8542行、第9822行、第10550行、第11896行以及第11988行。 在这种情况下，由于Q2＝33，因此在第0列组的第1列中1所位于的行的索 引可以是4555(＝4522+33)、5286(＝5253+33)、7463(＝7430+33)、8575(＝8542+33)、 9855(＝9822+33)、10583(＝10550+33)、11929(＝11896+33)以及12021(＝11988+33)， 并且在第0列组的第2列中1所位于的行的索引可以是4588(＝4555+33)、 5319(＝5286+33)、7496(＝7463+33)、8608(＝8575+33)、9888(＝9855+33)、10616(＝10583+33)、11962(＝11929+33)以及12054(＝12021+33)。
根据该方案，在子矩阵A和子矩阵C中的所有列组中1所位于的行的位 置可被限定。
子矩阵B是双对角矩阵，子矩阵D是单位矩阵，并且子矩阵Z是零矩阵。
作为结果，如图2中所示的奇偶校验矩阵20的结构可由具有以上结构的 子矩阵A、子矩阵B、子矩阵C、子矩阵D以及子矩阵Z来限定。
在下文中，将描述由LDPC编码器110基于如图2中所示的奇偶校验矩 阵20执行LDPC编码的方法。
LDPC码可用于对信息块S＝(s0,s1,...,sK-1)进行编码。在这种情况下，为 了产生长度为N＝K+M1+M2的LDPC码字Λ＝(λ0,λ1,...,λN-1)，来自信息块S 的奇偶校验块
作为结果，LDPC码字可以是
这里，M1和M2分别表示与双对角子矩阵B和单位子矩阵D对应的奇偶 校验子矩阵的大小，其中，M1＝g并且M2＝N-K-g。
计算奇偶校验比特的过程可被表示如下。在下文中，为了解释方便，奇 偶校验矩阵20被限定为以上的表1的情况将作为一个示例被描述。
步骤1)进行初始化使得λi＝si(i＝0,1,...,K-1)，并且pj＝0(j＝0,1,..., M1+M2-1)。
步骤2)将第一信息比特λ0累加到以上的表1的第1行中限定的奇偶校验 比特地址中。
步骤3)针对接下来的L-1个信息比特λm(m＝1,2,...,L-1)，将λm累加到 基于下面的公式1计算的奇偶校验比特地址中。
在以上的公式1中，x表示与第一信息比特λ0对应的奇偶校验比特累加 器的地址。另外，Q1＝M1/L并且Q2＝M2/L。
另外，Q1＝M1/L并且Q2＝M2/L。在这种情况下，由于LDPC码字的长度 是16200并且码率是3/15，因此M1＝1080，M2＝11880，Q1＝3，Q2＝33，L＝360。
步骤4)由于如以上的表1的第2行的奇偶校验比特地址被给予第L个 信息比特λL，类似于前述方案，通过以上的步骤3)中描述的方案来计算针 对接下来的L-1个信息比特λm(m＝L+1,L+2,...,2L-1)的奇偶校验比特地址。 在这种情况下，x表示与信息比特λL对应的奇偶校验比特累加器的地址，并 且可基于以上的表1的第2行来获得。
步骤5)针对每组的L个新的信息比特，将以上的表1的新的行设置为 奇偶校验比特累加器的地址，并且因此重复前述过程。
步骤6)在从码字比特λ0至λK-1重复前述过程之后，从i＝1顺序地计算下 面的公式2的值。
步骤7)基于下面的公式3计算与双对角子矩阵B对应的奇偶校验比特 λK至
λK+L×t+s＝pQ1×s+t(0≤s＜L，0≤t＜Q1)...(3)
步骤8)基于以上的表1的新行和以上的公式1来计算针对每组的L个 新的码字比特λK至
步骤9)在码字比特λK至
λK+M1+L×t+s＝PM1+Q2×s+t(0≤s＜L，0≤t＜Q2)...(4)
作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一 个示例，并且因此，用于基于如图2中所示的奇偶校验矩阵计算奇偶校验比 特的方案可以以各种方式被限定。
如此，LDPC编码器110可基于以上的表1执行LDPC编码以产生LDPC 码字。
具体地讲，LDPC编码器110可基于以上的表1以3/15的码率对3240 个输入比特(即，LDPC信息比特)执行LDPC编码以产生12960个LDPC 奇偶校验比特，并且输出LDPC奇偶校验比特和包括LDPC奇偶校验比特的 LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。
作为另一示例，根据示例性实施例的奇偶校验矩阵可具有如图3中所示 的结构。
参照图3，奇偶校验矩阵30由信息子矩阵31和奇偶校验子矩阵32形成， 其中，信息子矩阵31是与信息比特(即，LDPC信息比特)对应的子矩阵， 奇偶校验子矩阵32是与奇偶校验比特(即，LDPC奇偶校验比特)对应的子 矩阵。
信息子矩阵31包括Kldpc个列，奇偶校验子矩阵32包括Nldpc_parity＝ Ninner-Kldpc个列。同时，奇偶校验矩阵30的行的数量等于奇偶校验子矩阵32 的列的数量Nldpc_parity＝Ninner-Kldpc。
另外，在奇偶校验矩阵30中，Ninner表示LDPC码字的长度，Kldpc表示 信息比特的长度，Nldpc_parity＝Ninner-Kldpc表示奇偶校验比特的长度。
在下文中，将描述信息子矩阵31和奇偶校验子矩阵32的结构。
信息子矩阵31是包括Kldpc个列(即，第0列至第(Kldpc-1)列)的矩阵， 并且依赖于下面的规则。
第一，构成信息子矩阵31的Kldpc个列每M个列属于同一组，并且被划 分成总计Kldpc/M个列组。属于同一列组的列具有彼此循环移位Qldpc的关系。 也就是说，Qldpc可被视为针对构成奇偶校验矩阵30的信息子矩阵中的列组的 列的循环移位参数值。
这里，M是信息子矩阵31中的列的样式被重复的间隔(例如，M＝360)， Qldpc是信息子矩阵31中每个列被循环位移的大小。M是Ninner和Kldpc的公约 数，并且被确定为使得Qldpc＝(Ninner-Kldpc)/M被建立。这里，M和Qldpc分别 是整数，Kldpc/M也成为整数。同时，M和Qldpc可根据LDPC码字的长度和码 率而具有各种值。
例如，当M＝360时，LDPC码字的长度Ninner是16200，码率是6/15， Qldpc可以是27。
第二，如果第i(i＝0,1,...,Kldpc/M-1)列组的第0列的度(这里，度是 位于列中的值1的数量，并且属于相同列组的所有列的度相同)被设置为Di， 并且在第i列组的第0列中1所位于的每个行的位置(或索引)被设置为
在以上的公式5中，k＝0,1,2,...,Di-1；i＝0,1,...,Kldpc/M-1；j＝1,2,...,M-1。
同时，以上的公式5可被表示为如下面的公式6。
在以上的公式6中，k＝0,1,2,...,Di-1；i＝0,1,...,Kldpc/M-1；j＝1,2,..., M-1。在以上的公式6中，由于j＝1,2,...,M-1，因此(j mod M)可被视为j。
在这些公式中，
作为结果，参照以上的公式，如果
根据前述规则，属于第i列组的列的所有度(degree)是Di。因此，根 据前述规则，存储与奇偶校验矩阵有关的信息的LDPC码可被简要地表示如 下。
例如，当Ninner是30，Kldpc是15，并且Qldpc是3时，在3个列组的第0 列中1所位于的行的位置信息通过如下面的公式7的序列(可被称为“权重 -1位置序列”)表示。
在以上的公式7中，
表示在每个列组的第0列中1所位于的行的索引的如以上的公式7的权 重-1位置序列可被更简要地表示为下面的表2。
[表2]
以上的表2表示奇偶校验矩阵中值为1的元素的位置，第i个权重-1位 置序列由属于第i列组的第0列中1所位于的行的索引来表示。
根据以上描述的示例性实施例的奇偶校验矩阵的信息子矩阵31可基于 下面的表3来限定。
这里，下面的表3表示在信息子矩阵31的第i列组的第0列中1所位于 的行的索引。也就是说，信息子矩阵31由多个列组形成，其中，所述多个列 组中的每个列组包括M个列，并且在所述多个列组中的每个列组的第0列中 1的位置可由下面的表3限定。
例如，当LDPC码字的长度Ninner是16200，码率是6/15，并且M是360 时，在信息子矩阵31中的第i列组的第0列中1所位于的行的索引如下面的 表3。
[表3]
根据另一示例性实施例，在以上的表3中与每个列组对应的每个序列中 的索引的顺序被改变的奇偶校验矩阵被视为与以上描述的奇偶校验矩阵相同 的针对LDPC码的奇偶校验矩阵是发明构思的另一示例。
根据又一示例性实施例，以上的表3中列组的序列的排列顺序被改变的 奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同的奇偶校验矩阵，因 为他们具有相同的代数特征，诸如码图上的环特征和度分布。
根据又一示例性实施例，将Qldpc的倍数与以上的表3中与列组对应的序 列的所有索引相加的奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同 的奇偶校验矩阵，因为它们在码图上具有相同的环特征和度分布。这里，要 注意的是，当通过将Qldpc的倍数与给定序列相加而获得的值等于或大于Ninner-Kldpc时，所述值需要被改变为通过对Ninner-Kldpc执行模运算而获得的值， 然后被应用。
同时，如果如以上的表3中所示的在信息子矩阵31中的第i列组的第0 列中1所位于的行的位置被限定，则它可被循环移位Qldpc，并且因此在每个 列组的其它列中1所位于的行的位置可被限定。
例如，如以上表3中所示，由于与信息子矩阵31的第0列组的第0列对 应的序列是“27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 5328 54835928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667”，因此在信息子矩阵31中的第0列组的第0列中，1位于第 27行、第430行、第519行、…。
在这种情况下，由于Qldpc＝(Ninner-Kldpc)/M＝(16200-6480)/360＝27，因此 在第0列组的第1列中1所位于的行的索引可以是54(＝27+27)、457(＝430+27)、 546(＝519+27)、…、81(＝54+27)、484(＝457+27)、573(＝546+27)、…。
通过以上的方案，可限定每个列组的所有行中1所位于的行的索引。
在下文中，将描述用于基于如图3中所示的奇偶校验矩阵30执行LDPC 编码的方法。
首先，将被编码的信息比特被设置为i0，i1，…，
另外，由于LDPC码是系统性的，因此ck被设置为ik，其中，k(0≤k＜ Kldpc-1)。同时，其余码比特被设置为
在下文中，将描述用于计算奇偶校验比特pk的方法。
在下文中，q(i,j,0)表示在如以上的表3中的索引列表中第i行的第j项， 针对0<i<360，q(i,j,l)被设置为q(i,j,l)＝q(i,j,0)+Qldpc×l(mod Ninner-Kldpc)。同 时，所有的累加可通过伽罗华域(GF)(2)中的加法来实现。另外，在以上 的表3中，由于LDPC码字的长度是16200并且码率是6/15，因此Qldpc是27。
同时，当q(i,j,0)和q(i,j,1)如上文那样被限定时，计算奇偶校验比特的过 程如下。
步骤1)将奇偶校验比特初始化为“0”。也就是说，pk＝0，其中，针对 0≤k<Ninner-Kldpc。
步骤2)针对0≤k<Kldpc的所有k值，将i和l设置为
接下来，针对所有的i，将ik累加到pq(i,j,l)。也就是说，计算pq(i,0,l)＝ pq(i,0,l)+ik,pq(i,1,l)＝pq(i,1,l)+ik,pq(i,2,l)＝pq(i,2,l)+ik,...,pq(i,w(i)-1,l)＝ pq(i,w(i)-1,l)+ik。
这里，w(i)表示如以上的表3的索引列表中第i行的值(元素)的数量， 并且表示奇偶校验矩阵中与ik对应的列中1的数量。另外，在以上的表3中， 作为第i行的第j项的q(i,j,0)是奇偶校验比特的索引，并且表示在奇偶校验 矩阵中与ik对应的列中1位于的行的位置。
具体地讲，在以上的表3中，作为第i行的第j项的q(i,j,0)表示在LDPC 码的奇偶校验矩阵中的第i列组的第一个(即第0)列中1所位于的行的位置。
q(i,j,0)还可被视为将根据允许真实设备实现用于针对所有i将ik累加到 pq(i,j,l)中的方案的方法通过LDPC编码被产生的奇偶校验比特的索引，并且 当另一编码方法被实现时还可被视为以另一形式的索引。然而，这仅仅是示 例，并且因此，无论什么编码方案被应用，获得与LDPC编码结果等同的结 果是明显的，其中，LDPC编码结果可从LDPC码的奇偶校验矩阵获得，其 中，奇偶校验矩阵可基本上基于以上的表3的q(i,j,0)值而产生。
步骤3)通过针对满足0<k<Ninner-Kldpc的所有k计算pk＝pk+pk-1来计算奇 偶校验比特pk。
相应地，可获得所有码比特c0，c1，…，
作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一 个示例，并且因此，用于基于如图3中所示的奇偶校验矩阵来计算奇偶校验 比特的方案可以以各种方式被限定。
如此，LDPC编码器110可基于以上的表3来执行LDPC编码以产生 LDPC码字。
具体地讲，LDPC编码110可基于以上的表3以6/15的码率对6480个输 入比特(即，LDPC信息比特)执行LDPC编码，以产生9720个LDPC奇偶 校验比特，并输出LDPC奇偶校验比特以及由LDPC奇偶校验比特形成的 LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。
如上所述，LDPC编码器110可以以各种码率对输入比特进行编码以产 生LDPC码字，并将产生的LDPC码字输出到奇偶校验置换器120。
奇偶校验置换器120对LDPC奇偶校验比特进行交织，并对构成经过交 织的LDPC奇偶校验比特的多个比特组执行按组交织，以执行奇偶校验置换。 然而，奇偶校验置换器120可不对LDPC奇偶校验比特进行交织，而可对 LDPC奇偶校验比特执行按组交织以执行奇偶校验置换。
奇偶校验置换器120可将经过奇偶校验置换的LDPC码字输出到删截器 130。
奇偶校验置换器120还可将经过奇偶校验置换的LDPC码字输出到附加 奇偶校验产生器140。在这种情况下，附加奇偶校验产生器140可使用经过 奇偶校验置换的LDPC码字来产生附加奇偶校验比特。
为此，奇偶校验置换器120可包括用于对LDPC奇偶校验比特进行交织 的奇偶校验交织器(未示出)以及用于对LDPC奇偶校验比特进行按组交织 或对经过交织的LDPC奇偶校验比特进行按组交织的按组奇偶校验交织器 (未示出)。
首先，奇偶校验交织器可对LDPC奇偶校验比特进行交织。也就是说， 奇偶校验交织器可仅对LDPC信息比特之中的LDPC奇偶校验比特以及构成 LDPC码字的LDPC奇偶校验比特进行交织。
具体地，奇偶校验交织器可基于下面的公式8来对LDPC奇偶校验比特 进行交织。
具体地讲，基于以上的公式8，由奇偶校验交织器对LDPC码字
通过奇偶校验交织，LDPC码字被构造使得LDPC码字中的特定数量的 连续比特具有相似的解码特性(例如，环分布、列的度等)。例如，LDPC码 字中的每连续M个比特可具有相似的解码特性。这里，M可以是360。
LDPC码字比特与奇偶校验矩阵的乘积需要为“0”。这意味着第i LDPC 码字比特ci(i＝0,1,...,Ninner-1)与奇偶校验矩阵的第i列的乘积的和需要为“0” 矢量。因此，第iLDPC码字比特可被视为与奇偶校验矩阵的第i列对应。
对于如图3所示的奇偶校验矩阵30，信息子矩阵31的每M列中包括的 元素属于同一组，并且以列组为单位具有相同的特性(例如，同一列组的列 具有相同的度分布和相同的环特征)。
LDPC信息比特中的连续M个比特与信息子矩阵31中的同一列组对应， 结果，LDPC信息比特可由具有相同码字特性的连续M个比特形成。同时， 如果LDPC码字的奇偶校验比特基于上面的公式8被交织，则经过交织的奇 偶校验比特中的连续M个比特可具有相同的码字特性。
结果，通过奇偶校验交织，LDPC码字被构造使得特定数量的连续比特 具有相似的解码特性。
然而，当基于如图2所示的奇偶校验矩阵20执行LDPC编码时，执行作 为LDPC编码的一部分的奇偶校验交织。因此，基于如图2示出的奇偶校验 矩阵20产生的LDPC码字没有被单独地进行奇偶校验交织。即，没有使用用 于奇偶校验交织的奇偶校验交织器。
例如，在稍后将描述的表5中的L1细节(detail)模式2下，基于如图 2所示的奇偶校验矩阵20对LDPC信息比特进行编码，因此，没有执行单独 的奇偶校验交织。这里，即使没有执行奇偶检验交织，LDPC码字比特也可 由具有相同特性的连续的M个比特形成。
在这种情况下，奇偶校验交织器的输出
ui＝ci,其中,0≤i<Ninner…(9)
这样，LDPC码字可在不进行奇偶校验交织的情况下简单地通过奇偶校 验交织器。然而，这仅是一个示例，并且在一些情况下，LDPC码字不通过 奇偶校验交织器，而是可直接被提供给将在下面描述的按组交织器。
按组交织器可对奇偶校验交织器的输出执行按组交织。
这里，如上所述，奇偶校验交织器的输出可以是被奇偶校验交织器进行 了奇偶校验交织的LDPC码字或者可以是未被奇偶校验交织器进行奇偶校验 交织的LDPC码字。
因此，当奇偶校验交织被执行时，按组交织器可对经过奇偶校验交织的LDPC码字执行按组交织，并且当奇偶校验交织未被执行时，按组交织器可 对LDPC码字执行按组交织。
具体地讲，按组交织器可以以比特组为单位(或以比特组单元)对奇偶 校验交织器的输出进行交织。
为了这样的目的，按组交织器可将从奇偶校验交织器输出的LDPC码字 划分为多个比特组。作为结果，构成LDPC码字的LDPC奇偶校验比特可被 划分成多个比特组。
具体地讲，按组交织器可基于下面的公式10将从奇偶校验交织器输出的 经过LDPC编码的比特
Xj＝{uk|360×j≤k＜360×(j+1)，0≤k＜Ninner}，其中，0≤j＜Ngroup...(10)
在以上的公式10中，Xj表示第j比特组。
图4示出根据示例性实施例的将从奇偶校验交织器输出的LDPC码字划 分为多个比特组的示例。
参照图4，LDPC码字被划分为Ngroup(＝Ninner/360)个比特组，针对0≤j ＜Ngroup的每个比特组Xj由360个比特形成。
作为结果，由Kldpc个比特形成的LDPC信息比特可被划分为Kldpc/360个 比特组，由Ninner-Kldpc个比特形成的LDPC奇偶校验比特可被划分成 Ninner-Kldpc/360个比特组。
另外，按组交织器对从奇偶校验交织器输出的LDPC码字执行按组交织。
在这种情况下，按组交织器不对LDPC信息比特执行交织，并且可仅对 LDPC信息比特和LDPC奇偶校验比特之中的LDPC奇偶校验比特执行交织 以改变构成LDPC奇偶校验比特的多个比特组的顺序。
具体地说，按组交织器可基于下面的公式11对LDPC码字执行按组交织。 具体地说，按组交织器可基于下面的公式11对构成LDPC奇偶校验比特的多 个比特组执行按组交织。
Yj＝Xj，0≤j＜Kldpc/360
Yj＝Xπp(j)Kldpc/360≤j＜Ngroup...(11)
在上面的公开11中，Yj表示经过按组交织的第j比特组，Xj表示在按组 交织之前的第j比特组(即，Xj表示构成LDPC码字的多个比特组之中的第j 比特组，Yj表示经过按组交织的第j比特组)。此外，πp(j)表示针对按组交织 的置换顺序。
此外，Kldpc为输入比特的数量，即，LDPC信息比特的数量，Ngroup为构 成由输入比特和LDPC奇偶校验比特形成的LDPC码字的组的数量。
置换顺序可基于如下面的表4所示的按组交织模式被定义。也就是说， 按组交织器基于如下面的表4所示的按组交织模式确定πp(j)，结果，构成 LDPC奇偶校验比特的多个组的顺序可被改变。
例如，按组交织模式可在下面的表4中示出。
[表4]
这里，上面的表4示出在下述情况下的按组交织模式：以码率6/15对6480 个输入比特(即，LDPC信息比特)执行LDPC编码以产生9720个LDPC奇 偶校验比特，并且通过LDPC编码产生的LDPC码字通过正交相移键控(QPSK) 被调制，并随后被发送到接收器200。
在这种情况下，由于LDPC码字中的一些LDPC奇偶校验比特将通过将 在下面描述的删截而被删截，因此，删截了一些LDPC奇偶校验比特的LDPC 码字可通过QPSK被映射到星座符号以被发送到接收器200。
也就是说，当以码率6/15对6480个LDPC信息比特进行编码时，产生 9720个LDPC奇偶校验比特，结果，LDPC码字可由16200个比特形成。
每个比特组由360个比特形成，由16200个比特形成的LDPC码字被划 分为45个比特组。
这里，由于LDPC信息比特的数量是6480，LDPC奇偶校验比特的数量 是9720，因此第0比特组至第17比特组对应于LDPC信息比特，第18比特 组至第44比特组对应于LDPC奇偶校验比特。
在这种情况下，奇偶校验交织器执行奇偶校验交织，按组交织器不对构 成LDPC信息比特的比特组(即，第0比特组至第17比特组)执行交织，但 是可基于以上的公式11和表4以组为单位对构成经过交织的LPDC奇偶校验 比特的比特组(即，第18比特组至第44比特组)进行交织，以改变第18比 特组至第44比特组的顺序。
具体地讲，在以上的表4中，以上的公式11可如Y0＝X0,Y1＝X1,...,Y16＝X16, Y17＝X17,Y33＝Xπp(33)＝X35,Y34＝Xπp(34)＝X39,Y35＝Xπp(35)＝X20,...,Y42＝Xπp(42)＝X33, Y43＝Xπp(43)＝X28,Y44＝Xπp(44)＝X41那样被表示。
因此，按组交织器不改变包括LDPC信息比特的第0比特组至第17比特 组的顺序，但是可改变包括LDPC奇偶校验比特的第18比特组至第44比特 组的顺序。
具体地讲，按组交织器可改变27个比特组的顺序，使得构成LDPC奇偶 校验比特的27个比特组之中的特定比特组位于特定位置处，其余比特组随机 地位于在特定比特组被定位之后剩余的位置处。也就是说，按组交织器可将 特定比特组置于第33至第44位置处，并可随机地将其余比特组置于第18至 第32位置处。
具体地说，按组交织器将第35比特组置于第33位置处，将第39比特组 置于第34位置处，将第20比特组置于第35位置处，…，将第33比特组置 于第42位置处，将第28比特组置于第43位置处，将第41比特组置于第44 位置处。
此外，按组交织器随机地将其余比特组(即，在按组交织之前位于第19、 第21、第23、…、第40、第42和第44位置处的比特组)置于剩余位置处。 也就是说，其余比特组被随机地置于在按组交织之前分别位于第35、第39、…、 第28、第41位置处的比特组经过按组交织而被定位之后所剩余的位置处。 这里，剩余的位置可以是第18至第32位置。
这样，奇偶校验置换器120可对奇偶校验比特进行交织，并对构成经过 交织的奇偶校验比特的多个比特组执行按组交织，以执行奇偶校验置换。
也就是说，奇偶校验置换器120可基于上面的公式11和表4对构成经过 交织的LDPC奇偶校验比特的多个比特组执行按组交织。
具体地，当LDPC编码器110以码率6/15对6480个LDPC信息比特执 行LDPC编码以产生9720个LDPC奇偶校验比特时，奇偶校验转换器120 将经过交织的LDPC奇偶校验比特划分为多个比特组，并可基于上面的公式 11和表4执行按组交织，以改变多个比特组的顺序。
同时，经过奇偶校验转换的LDPC码字比特可被删截(如下所述)，并可 经由QPSK被调制，随后可被发送到接收器200。
参照上面的表4，可看出比特组之中的在按组交织之前位于第9至第44 位置处的特定比特组在按组交织之后位于第33至第44位置处，并且剩余比 特组被随机地置于第18至第32位置处。
在这种情况下，限定在按组交织之后位于第33至第44位置处的比特组 的模式可被称为按组交织的第二模式，其它模式可被称为第一模式。
这里，第一模式是用于确定在删截之后在当前帧中将发送的奇偶校验比 特的模式，第二模式是用于确定在先前帧中发送的附加奇偶校验比特的模式。
这样，按组交织模式可包括第一模式和第二模式，奇偶校验置换器120 对奇偶校验比特进行交织，并可基于包括第一模式和第二模式的按组交织模 式对构成经过交织的奇偶校验比特的多个比特组执行按组交织，以执行奇偶 校验置换。
将在下面描述的附加奇偶校验比特根据第一模式和第二模式被确定，并 且将在下面提供对其的详细描述。
删截器130删截经过奇偶校验置换的LDPC奇偶校验比特中的一些 LDPC奇偶校验比特。此外，删截器130可将与被删截的LDPC奇偶校验比 特有关的信息(例如，被删截的比特的数量和位置等)提供给附加奇偶校验 产生器140。在这种情况下，附加奇偶校验产生器140可基于此产生附加奇 偶校验比特。
这里，删截意指LDPC奇偶校验比特中的一些LDPC奇偶校验比特不被 发送给接收器200。在这种情况下，删截器130可去除被删截的LDPC奇偶 校验比特或者仅输出LDPC码字中的除了被删截的LDPC奇偶校验比特之外 的剩余比特。
为此目的，删截器130可计算将被删截的LDPC奇偶校验比特的数量。
具体地，删截器130可基于Npunc_temp计算将被删截的LDPC奇偶校验比 特的数量，其中，Npunc_temp是基于下面的公式12计算的。
在上面的公开12中，Npunc_temp表示将被删截的LDPC奇偶校验比特的临 时数量，Kldpc表示LDPC信息比特的数量。Nouter表示经过外部编码的比特的 数量。这里，当外部编码通过BCH编码来执行时，Nouter表示经过BCH编码 的比特的数量。
A表示预设的常数。根据示例性实施例，常数A值被设置为将被删截的 比特的数量与将被缩减的比特的数量之比，但是可根据系统的需要而被不同 地设置。B是表示即使缩减长度为0时也将被删截的比特的长度并且表示被 删截的LDPC奇偶校验比特可具有的最小长度。这里，A＝11/16，B＝4653。
同时，A和B的值用于调整信息比特被实际发送的码率。也就是说，为 了对信息比特的长度为短的情况或者信息比特的长度为长的情况做准备，A 和B的值用于将实际发送的码率调整为降低。
此外，删截器130基于下面的公式13计算NFEC。
在上面的公式13中，
此外，NFEC_temp＝Nouter+Nldpc_parity-Npunc_temp，并且ηMOD为调制阶数。例 如，当LDPC码字经由QPSK、16-正交幅度调制(QAM)、64-QAM或256-QAM 被调制时，ηMOD可分别是2、4、6或8。
此外，NFEC是构成经过删截和缩减后的LDPC码字(即，在删截和缩减 之后剩余的LDPC码字比特)的比特的数量。
接下来，删截器130基于下面的公式14计算Npunc。
Npunc＝Npunc_temp-(NFEC-NFEC_temp)…(14)
在上面的公式14中，Npunc表示将被删截的LDPC奇偶校验比特的数量。
参照上述处理，删截器130通过将整常数B与从填充的零比特的数量(即， 缩减长度(＝Kldpc-Nouter))和预设常数A值的乘积结果获得的整数相加，计 算将被删截的LDPC奇偶校验比特的临时数量Npunc_temp。常数A值被设置为 根据示例性实施例的被删截的比特的数量与被缩减的比特的数量之比，但可 根据系统的需要而被不同地设置。
此外，删截器130基于Npunc_temp计算构成在删截和缩减之后的LDPC码 字的LDPC码字比特的临时数量NFEC_temp。
具体地，LDPC信息比特被LDPC编码，并且通过LDPC编码而产生的 LDPC奇偶校验比特与LDPC信息比特相加以构成LDPC码字。这里，LDPC 信息比特包括信息比特被BCH编码得到的BCH编码比特，在一些情况下，LDPC信息比特还可包括被填充到信息比特中的零比特。
在一些情况下，由于填充的零比特被LDPC编码，但没被发送到接收器 200，因此，缩减的LDPC码字(即，不具有填充的零比特的LDPC码字(即， 经过缩减的LDPC码字))可由BCH编码比特和LDPC奇偶校验比特形成。 当没有填充零比特时，LDPC码字也可由BCH编码比特和LDPC奇偶校验比 特形成。
因此，删截器130从BCH编码的比特的数量与LDPC奇偶校验比特的 数量之和的值减去被删截的LDPC奇偶校验比特的临时数量，来计算NFEC_temp。
经过删截和缩减的LDPC码字比特通过QPSK被调制以映射到星座符号， 并且星座符号可通过帧被发送到接收器200。
因此，删截器130基于NFEC_temp来确定构成在删截和缩减之后的LDPC 码字的LDPC码字比特的数量NFEC，并确定在经过缩减的LDPC码字比特中 需要被删截的比特的数量Npunc以形成NFEC，其中，NFEC是调制阶数的整数倍。 同时，当没有填充零比特时，LDPC码字可由经过BCH编码的比特和LDPC 奇偶检验比特形成，并且可省略缩减。
删截器130可删截与在LDPC奇偶校验比特中计算的数量一样多的比特。
具体地，删截器130可在经过奇偶校验置换的LDPC奇偶校验比特的后 部删截特定数量的比特。也就是说，删截器130可从经过奇偶校验置换的 LDPC奇偶校验比特之中删截从最后的LDPC奇偶校验比特开始的Npunc个比 特。
这样，由于删截器130从最后的LDPC奇偶校验比特执行删截，因此， 位置由于奇偶校验置换而被改变到LDPC奇偶校验比特中的后部的比特组可 开始被删截。也就是说，首先被删截的比特组可以是通过奇偶校验置换而被 交织到最后位置的比特组。
附加奇偶校验产生器140可产生将在先前帧中发送的附加奇偶校验比特。 可从基于将在当前帧中被发送到接收器200的信息比特而产生的LDPC奇偶 校验比特选择附加奇偶校验比特。
附加奇偶校验产生器140选择被删截的LDPC奇偶校验比特中的至少一 些LDPC奇偶校验比特来产生将在先前帧中发送的附加奇偶校验比特。附加 奇偶校验产生器140可选择被删截的LDPC奇偶校验比特中的所有LDPC奇 偶校验比特并选择经过奇偶校验置换的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特来产生将在先前帧中发送的附加奇偶校验比特。
具体地，包括信息比特的输入比特被LDPC编码，并且通过LDPC编码 产生的LDPC奇偶校验比特被添加到输入比特以构成LDPC码字。
此外，对LDCP码字执行删截和缩减，并且经过删截和缩减的LDPC码 字可被映射到将被发送到接收器200的帧。
在这种情况下，与每个帧对应的信息比特可与LDPC奇偶校验比特一起 通过每个帧被发送到接收器200。例如，包括与第(i-1)帧相应的信息比特 的经过删截和缩减的LDPC码字可被映射到将被发送到接收器200的第(i-1) 帧，包括与第i帧相应的信息比特的经过删截和缩减的LDPC码字可被映射 到将被发送到接收器200的第i帧。
附加奇偶校验产生器140可选择基于在第i帧中发送的信息比特产生的 LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特来产生附加奇偶校验 比特。
具体地，通过对信息比特执行LDPC编码而产生的LDPC奇偶校验比特 中的一些LDPC奇偶校验比特被删截，并随后不被发送到接收器200。在这 种情况下，附加奇偶校验产生器140可选择通过对在第i帧中发送的信息比 特执行LDPC编码而产生的LDPC奇偶校验比特之中的被删截的LDPC奇偶 校验比特中的至少一些LDPC奇偶校验比特，从而产生附加奇偶校验比特。
此外，附加奇偶校验产生器140可选择通过第i帧发送到接收器200的 LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特来产生附加奇偶校验 比特。
具体地，附加奇偶校验产生器140可选择包括在被映射到第i帧的经过 删截和缩减的LDPC码字中的LDPC奇偶校验比特中的至少一些LDPC奇偶 校验比特以产生附加奇偶校验比特。
附加奇偶校验比特可通过在第i帧之前的帧(即，第(i-1)帧)被发送 到接收器200。
也就是说，发送器100不仅可通过第(i-1)帧发送包括与第(i-1)帧对 应的信息比特的经过删截和缩减的LDPC码字，还可通过第(i-1)帧发送从 基于在第i帧中被发送到接收器200的信息比特而产生的LDPC奇偶校验比 特中选择的产生的附加奇偶校验比特。
下面，将具体描述产生附加奇偶校验比特的方法。
首先，附加奇偶校验产生器140基于下面的公式15来计算将被产生的附 加奇偶校验比特的临时数量NAP_temp。
在以上的公式15中，
在以上的公式15中，K表示附加奇偶校验比特的数量与发送的LDPC 码字的长度(即，经过删截和缩减的LDPC码字的比特的总数量)的一半的 比。然而，在以上的公式15中，K＝0，1，2，这仅是一个示例。因此，K可 具有各种各样的值。
另外，Nldpc_parity是LDPC奇偶校验比特的数量，Npunc是被删截的LDPC 奇偶校验比特的数量。另外，Nouter表示经过外部编码的比特的数量。在这种 情况下，当外部编码通过BCH编码来执行时，Nouter表示经过BCH编码的比 特的数量。
此外，Nouter+Nldpc_parity-Npunc是在当前帧中被发送的比特的总数量(即， 经删截和缩减后的LDPC码字比特的总数量)，并且Nldpc_parity+Npunc是LDPC 奇偶检验比特的数量与被删截的LDPC奇偶校验比特的数量之和的值。
如此，将被产生的附加奇偶校验比特的数量可基于在当前帧中被发送的 比特的总数量而被确定。
此外，附加奇偶校验产生器140可基于下面的公式16来计算将被产生的 附加奇偶校验比特的数量NAP。
这里，
因此，附加奇偶校验比特的数量可以是调制阶数的整数倍。也就是说， 由于附加奇偶校验比特独立于将被映射到星座符号的信息比特而被调制，因 此，将被产生的附加奇偶校验比特的数量可被确定为调制阶数的整数倍，如 上面的等式16。
以下，将参照图5和图6更具体地描述产生附加奇偶校验比特的方法。
图5和图6是用于描述根据示例性实施例的产生附加奇偶校验比特的方 法的示图。在这种情况下，经过奇偶校验置换的LDPC码字可被表示为如
附加奇偶校验产生器140可在LDPC奇偶校验比特中选择与计算出的附 加奇偶校验比特的数量一样多的比特来产生附加奇偶校验比特。
具体地，当计算的附加奇偶校验比特的数量等于或小于被删截的LDPC 奇偶校验比特的数量时，附加奇偶校验产生器140可从被删截的LDPC奇偶 校验比特中从第一比特开始选择与计算出的数量一样多的比特，来产生附加 奇偶校验比特。
也就是说，当NAP等于或小于Npunc，即，NAP≤Npunc时，附加奇偶校验 产生器140可如图5所示从被删截的LDPC奇偶校验比特中从第一比特开始 选择NAP个比特，以产生附加奇偶校验比特。
因此，对于附加奇偶校验比特，可选择被删截的LDPC奇偶校验比特
当计算出的附加奇偶校验比特的数量大于被删截的LDPC奇偶校验比特 的数量时，附加奇偶校验产生器150选择所有的被删截的LDPC奇偶校验比 特，并从经过奇偶校验置换的LDPC奇偶校验比特中从第一比特开始选择与 通过从计算出的附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特 的数量而获得的数量相应的比特，来产生附加奇偶校验比特。
也就是说，当NAP大于Npunc，即，NAP＞Npunc时，附加奇偶校验产生器 140可如图6所示选择所有的被删截的LDPC奇偶校验比特。
因此，对于附加奇偶校验比特，可选择所有的被删截的LDPC奇偶校验 比特
此外，附加奇偶校验产生器140还另外从经过奇偶校验置换的LDPC奇 偶校验比特中从第一比特开始选择NAP-Npunc个比特。
具体地，附加奇偶校验产生器140可另外从经过奇偶校验置换的LDPC 奇偶校验比特中从第一LDPC奇偶校验比特开始选择与通过从计算出的数量 减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特(即，NAP-Npunc个比特)。
因此，对于附加奇偶校验比特，可另外选择LDPC奇偶校验比特
结果，对于附加奇偶校验比特，可选择
这样，附加奇偶校验产生器140可选择被删截的LDPC奇偶校验比特中 的一些LDPC奇偶校验比特或者所有的被删截的LDPC奇偶校验比特，来产 生附加奇偶校验比特。
上述示例描述了LDPC奇偶校验比特中的一些LDPC奇偶校验比特被选 择来产生附加奇偶校验比特，这仅是一个示例。附加奇偶校验产生器140还 可选择LDPC码字比特中的一些LDPC码字比特来产生附加奇偶校验比特。
例如，当计算的附加奇偶校验比特的数量等于或小于被删截的LDPC奇 偶校验比特的数量时，附加奇偶校验产生器140可从被删截的LDPC奇偶校 验比特中从第一比特开始选择与计算的数量一样多的比特来产生附加奇偶校 验比特。
当计算的附加奇偶校验比特的数量大于被删截的LDPC奇偶校验比特的 数量时，附加奇偶校验产生器140可选择所有的被删截的LDPC奇偶校验比 特，并从LDPC码字中选择与通过从计算的附加奇偶校验比特的数量减去被 删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加 奇偶校验比特。在这种情况下，附加奇偶校验产生器140可从在删截和/或缩 减之后的LDPC奇偶校验比特和/或通过对信息比特进行外部编码而产生的奇 偶校验比特(或奇偶校验位)选择比特。
发送器100可将附加奇偶校验比特和经过删截的LDPC码字发送到接收 器200。
具体地，发送器100通过QPSK对删截了LDPC奇偶校验比特的LDPC 码字(即，经过删截的LDPC码字)(即，经过删截和缩减的LDPC码字比特) 中的除了填充的零比特之外的LDPC码字比特进行调制，将经过调制的比特 映射到星座符号，将符号映射到帧，并将经过映射的符号发送到接收器200。
此外，发送器100还可通过QPSK对附加奇偶校验比特进行调制，将经 过调制的比特映射到星座符号，将符号映射到帧，并将经过映射的符号发送 到接收器200。
在这种情况下，发送器100可将基于在当前帧中发送的信息比特产生的 附加奇偶校验比特映射到在当前帧之前的帧。
也就是说，发送器100可将包括与第(i-1)帧对应的信息比特的经过删 截和缩减的LDPC码字映射到第(i-1)帧，并另外将基于与第i帧相应的信 息比特产生的附加奇偶校验比特映射到第(i-1)帧，并将映射的比特发送到 接收器200。
因此，与第(i-1)帧相应的信息比特和基于信息比特产生的奇偶校验比 特以及基于与第i帧相应的信息比特产生的附加奇偶校验比特可被映射到第 (i-1)帧。
如上所述，由于信息比特是包括针对数据的信令信息的信令，因此发送 器100可将数据与用于处理数据的信令一起映射到帧，并将映射的数据发送 到接收器200。
具体地，发送器100可按特定方案处理数据以产生星座符号，并将产生 的星座符号映射到每个帧的数据符号。此外，发送器100可将针对映射到每 个帧的数据的信令映射到帧的前导。例如，发送器100可将包括针对映射到 第i帧的数据的信令信息的信令映射到第i帧。
结果，接收器200可使用从帧获取的信令来接收并处理来自相应帧的数 据。
如上所述，按组交织模式可包括第一模式和第二模式。
具体地，由于上面的公式12的B值表示LDPC奇偶校验比特的最小值， 因此可总是根据B值来删截特定数量的比特。
例如，在上面的公式12中，由于B值为4653，并且比特组由360个比 特形成，因此即使缩减长度为0，也总有至少
在这种情况下，由于从最后一个LDPC奇偶校验比特开始执行删截，因 此，可总是从构成经过按组交织的LDPC奇偶校验比特的多个比特组之中从 最后一个比特组开始删截特定数量的比特组。
在上述示例中，可总是删截构成经过按组交织的LDPC奇偶校验比特的 27个比特组之中的最后12个比特组。
结果，按组交织模式中的一些表示将总是被删截的比特组，因此，按组 交织模式可被划分为两个模式。具体地，在按组交织模式中表示除了总是被 删截的比特组之外的剩余比特组的模式可被称为第一模式，表示总是被删截 的比特组的模式可被称为第二模式。
在上述示例中，经过按组交织的比特组之中的从最后一个比特组开始的 12个比特组总是被删截。
结果，在如上述的表4所定义的按组交织模式中，在按组交织之后将在 按组交织之前位于第19、第21、第23、…、第40、第42和第44位置处的 比特组随机地置于第18比特组至第32比特组的模式可以是第一模式，表示 在按组交织之后位于第33比特组至第44比特组的比特组在按组交织之前的 索引(即，Y33＝Xπp(33)＝X35,Y34＝Xπp(34)＝X39,Y35＝Xπp(35)＝X20,...,Y42＝Xπp(42)＝X33, Y43＝Xπp(43)＝X28,Y44＝Xπp(44)＝X41)的模式可以是第二模式。
如上所述，第二模式限定在当前帧中将总是被删截的比特组，第一模式 限定被附加删截的比特组，因此，第一模式可被用于确定在删截之后将在当 前帧中被发送的LDPC奇偶校验比特。可选地，当在先前帧中将被发送的附 加奇偶校验比特的数量大于被删截的比特的数量时，第一模式可被用于确定 附加奇偶校验比特。
具体地，根据被删截的LDPC奇偶校验比特的数量，除了将总是被删截 的LDPC奇偶校验比特之外，还有更多的LDPC奇偶校验比特可被附加地删 截。
例如，当将被删截的LDPC奇偶校验比特的数量为7200时，20个比特 组需要被删截，因此，除了将总是被删截的12个比特组之外，还有8个比特 组需要被附加地删截。
在这种情况下，将被附加地删截的8个比特组对应于在按组交织之后的 位于第25至第32位置处的比特组，由于这些比特组是根据第一模式确定的， 即，属于第一模式，因此第一模式可被用于确定被删截的比特组。
也就是说，当被删截的LDPC奇偶校验比特比将被删截的LDPC奇偶校 验比特的最小值更多时，根据哪些比特组位于在将总是被删截的比特组之后 来确定哪些比特组将被附加地删截。结果，当确定将被删截的比特组时，基 于删截方向，可考虑限定位于将总是被删截的比特组之后的比特组的第一模 式。
在上述示例中，当将被删截的LDPC奇偶校验比特的数量为7200时，除 了将总是被删截的12个比特组之外，还有8个比特组(即，在按组交织之后 位于第32、第31、…、第26和第25位置处的比特组)将被附加地删截。这 里，根据第一模式确定在按组交织之后位于第25至第32位置处的比特组。
结果，第一模式可被考虑为用于确定被删截的比特组。此外，除了被删 截的LDPC奇偶校验比特之外的剩余LDPC奇偶校验比特通过当前帧被发送， 因此，第一模式可被考虑为用于确定在当前帧中发送的比特组。
第二模式可被用于确定将在先前帧中发送的附加奇偶校验比特。
具体地，由于被确定为总是将被删截的比特组总被删截，并随后不在当 前帧中被发送，因此，这些比特组仅需要位于在按组交织之后比特总是被删 截的位置处。因此，这些比特组在按组交织之后位于什么位置是不重要的。
在参照上述表4的上述示例中，在按组交织之前位于第35、第39、第 20、…、第33、第28和第41位置处的比特组需要在按组交织之后位于第33 比特组至第44比特组的位置处。因此，比特组在第33比特组至第44比特组 的位置之间位于这些比特组的什么位置是不重要的。
这样，限定将被总是删截的比特组的第二模式被用于识别将被删截的比 特组。因此，限定第二模式中的比特组之间的顺序在删截操作中是没有意义 的，因此，限定将总是被删截的比特组的第二模式可被考虑为不用于删截。
然而，对于确定附加奇偶校验比特，将总是被删截的比特组在这些比特 组中的位置是有意义的。
具体地，如上所述，通过从被删截的LDPC奇偶校验比特选择来产生附 加奇偶校验比特。
具体地，当将被产生的附加奇偶校验比特的数量等于或小于被删截的 LDPC奇偶校验比特的数量时，从被删截的LDPC奇偶校验比特之中从第一 LDPC奇偶校验比特开始选择与将被产生的附加奇偶校验比特的数量一样多 的LDPC奇偶校验比特。
结果，包括在将总是被删截的比特组中的至少一些比特组中的LDPC奇 偶校验比特可被选为附加奇偶校验比特的至少一部分。也就是说，可根据被 删截的LDPC奇偶校验比特的数量和将产生的附加奇偶校验比特的数量，选 择包括在将总是被删截的比特组中的至少一些比特组中的LDPC奇偶校验比 特，作为附加奇偶校验比特。
具体地，如果从被删截的LDPC奇偶校验比特选择超过由第一模式限定 的比特组的数量的附加奇偶校验比特，则由于从第二模式的开始位置顺序地 选择比特，因此，属于第二模式的比特组的顺序在附加奇偶校验的选择方面 是有意义的。
结果，限定将总是被删截的比特组的第二模式可被考虑为用于确定附加 奇偶校验比特，可通过根据基于第二模式确定的比特组的顺序选择包括在将 总是被删截的比特组中的比特之中的至少一些比特来产生附加奇偶校验比特。
在上述示例中，LDPC编码器110以6/15的码率对LDPC信息比特进行 编码，以产生长度为16200的包括9720个LDPC奇偶校验比特的LDPC码字。
在这种情况下，第二模式可被用于根据通过从所有LDPC奇偶校验比特 的数量减去将被删截的LDPC奇偶校验比特的数量并将附加奇偶校验比特的 数量与之相加而获得的值是否超过5400，来产生附加奇偶校验比特。这里， 5400是构成LDPC奇偶校验比特的多个比特组之中的除了将总是被删截的比 特组之外的LDPC奇偶校验比特的数量。即5400＝(27-12)×360。
具体地，当通过从所有LDPC奇偶校验比特减去将被删截的LDPC奇偶 校验比特的数量并使将被产生的附加奇偶校验比特的数量与之相加而获得的 值等于或小于5400，即，9720-Npunc+NAP≤5400时，可基于第一模式产生 附加奇偶校验比特。
然而，当通过从所有LDPC奇偶校验比特减去将被删截的LDPC奇偶校 验比特的数量并使将被产生的附加奇偶校验比特的数量与之相加而获得的值 超过5400，即，9720-Npunc+NAP＞5400时，可基于第一模式和第二模式产生 附加奇偶校验比特。
具体地，当9720-Npunc+NAP＞5400时，对于附加奇偶校验比特，可选择 被删截的LDPC奇偶校验比特之中的位于从第一LDPC奇偶校验比特开始的 第32位置处的比特组中所包括的LDPC奇偶校验比特，并且可选择位于从第 33位置开始的特定位置处的比特组中所包括的LDPC奇偶校验比特。
这里，可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇 偶校验比特的数量，确定被删截的LDPC奇偶校验比特之中的第一LDPC奇 偶校验比特所属的比特组以及在特定位置处的比特组(即，在从被删截的 LDPC奇偶校验比特之中从第一LDPC奇偶校验比特开始顺序地选择时，最 终选择的LDPC奇偶校验比特所属的比特组)。
在这种情况下，根据第一模式确定被删截的LDPC奇偶校验比特之中的 位于从第一LDPC奇偶校验比特开始的第32位置处的比特组，根据第二模式 确定位于从第33位置开始的特定位置处的比特组。
结果，根据第一模式和第二模式确定将被产生的附加奇偶校验比特。
这样，第一模式可被用于确定将被产生的附加奇偶校验比特以及将被删 截的LDPC奇偶校验比特，而第二模式可被用于确定将被产生的附加奇偶校 验比特。
因此，根据各种示例性实施例，如上面的表4所示定义按组交织模式， 因此，在按组交织之前位于特定位置处的比特组可被选为附加奇偶校验比特。
将在下面描述如表4限定根据示例性实施例的按组交织的置换顺序的原 因。
通过执行与奇偶校验交织处理相应的列置换处理和适当的行置换处理， 具有3/15的码率的LDPC码的奇偶校验矩阵(例如，图3)可被转换为具有 由尺寸为360×360(即，尺寸为M×M)的块形成的准循环结构的奇偶校验 矩阵，如图7所示。这里，列置换处理和行置换处理不改变LDPC码的代数 特征，因此，已被广泛用于对LDPC码进行理论分析。
具有6/15的码率的LDPC码的奇偶校验部分由度均为2的奇偶校验比特 形成。
在这种情况下，可理解对度为2的奇偶校验比特进行删截是将连接到与 这些比特相应的列中存在的元素1的两个行合并。这是因为如果度为2的奇 偶校验节点从信道没有接收到信息，则度为2的奇偶校验节点仅传输简单的 消息。同时，在合并时，对于通过将两行合并而新形成的行中的每一列，当 在现有的两行中存在1时，该元素被替换为0，当仅在两行中的一行中存在1 时，该元素被替换为1。
当LDPC码字中的奇偶校验比特中的一些奇偶校验比特被删截时，应用 删截的奇偶校验比特的数量可根据缩减长度以及预设的A值(即，被缩减的 比特的数量与被删截的比特的数量之比)和B值(即，即使被缩减的比特的 数量为0也会被删截的比特的数量)而改变。这里，当B值大于0时，将总 是被删截的奇偶校验比特独立于缩减长度而存在。具体地，由于连续的360 个比特形成一个比特组，因此当B值等于或大于360时，将总是被删截的比特组独立于缩减长度而存在。
当使用具有6/15的码率和QPSK调制方案的LDPC码时，B值可以是4653。 在这种情况下，将总是被删截的至少12个比特组(例如，第18、第20、第 22、第28、第31、第33、第35、第36、第38、第39、第41和第43比特 组)独立于缩减长度而存在。
在这种情况下，由于12个比特组独立于缩减长度而总是被删截，因此当 不使用在先前帧中发送的附加奇偶校验时，这些比特组的顺序完全不影响整 体系统性能。然而，在使用附加奇偶校验的情况下，12个比特组中的哪个比 特组相对更早地被发送影响着整体系统性能。当使用按组交织模式中的第二 模式发送附加奇偶校验时，可确定12个比特组中的哪个比特组相对更早被发 送。因此，需要考虑控制信息(即，信息比特)的传输效率最大化来更好地 设计第二模式。
下面，将通过示例来描述设计用于产生附加奇偶校验的按组交织模式中 的第二模式的处理。
以下将描述如下处理：由LDPC编码器110以6/15的码率对6480个输 入比特(即，LDPC信息比特)进行编码以产生9720个LDPC奇偶校验比特， 并在通过LDPC编码产生的LDPC码字通过QPSK调制并随后发送到接收器 200的情况下引入用于产生附加奇偶校验的按组交织模式。
根据示例性实施例，在假设用于计算附加奇偶校验的长度的K值为1的 情况下，确定按组交织模式中的用于确定附加奇偶校验传输的顺序的第二模 式。如果假设K＝1，则当作为LDPC码的输入的信息输入的长度(这里，作 为LDPC码的输入的信息输入的长度为信息比特的数量和通过对信息比特执 行BCH编码而产生的BCH奇偶校验比特的数量之和的值)等于或小于2880 比特(＝8个比特组)时，由于发送的LDPC码字的包括附加奇偶校验的所有奇偶校验的长度不超过5400(＝15个比特组)，因此可确定使用按组交织模式 中的第一模式发送的LDPC码字的奇偶校验比特。
然而，当作为LDPC码的输入的信息输入的长度为3240(＝9个比特组) 时，发送的LDPC码字的包括附加奇偶校验的所有奇偶校验的长度被计算为 5880个比特，这与大约16.3个比特组相应。因此，根据具有6/15的码率的 LDPC码的所有奇偶校验矩阵中预定的缩减顺序，移除9个列组，并选择两 个非删截的比特组，使得在将与除了独立于缩减长度而总是被删截的12个比 特组(例如，第18、第20、第22、第28、第31、第33、第35、第38、第 39、第41和第43比特组)中的两个比特组以外的剩余比特组连接的行块合 并时输出的矩阵的行度尽可能地统一。如果选择使得矩阵的行度尽可能地统 一的两个奇偶校验比特组的情况的数量为多个，则在这些情况下需要另外考 虑执行列删除、行合并和行删除的奇偶校验矩阵的环特征和代数特征。例如， 由于连接到具有相对低的列度的列的短环对LDPC码的性能产生不利影响， 因此可选择连接到度为4或度更小的列的长度等于或小于6的环的数量为最小的情况。如果环的数量为最小的情况的数量为多个，则选择这些情况之中 的实际误帧率(FER)性能最佳的情况。例如，可选择第35比特组和第39 比特组。
在这些情况下，当根据环特征产生太多数量的选择时，通过密度演进分 析来推导最小信噪比(SNR)的理论预测值，其中，在理论预测的最小SNR， 在针对每种情况进行列删除、行合并和行删除之后具有相同的1的分布的全 体LDPC码可执行无错通信，并且可通过基于理论预测的最小SNR值适当地 调整选择的数量的计算实验来验证FER性能。
在下一步骤，根据预设的顺序恢复奇偶校验矩阵的信息部分之中的在第 一步骤中移除的9个列组之一。在这种情况下，发送的LDPC码的包括附加 奇偶校验的所有奇偶校验的长度被计算为6432比特，这与大约17.9个比特 组相应。因此，需要将顺序尚未确定的10个比特组中的一个比特组选为不被 删截的比特组。在这种情况下，与第一步骤一样，考虑在列组的删除和行组 的合并之后的奇偶校验矩阵的行度分布以及连接到具有低的度的列的环分布， 来选择一个比特组。例如，可选择第20比特组。
以相似的方案，确定在与信息部分相应的所有列组被恢复或者与奇偶校 验部分相应的所有列组被选择之前不被删截的奇偶校验比特组的顺序。例如， 通过上述方法确定的与第二模式相应的置换顺序可以是πp(33)＝35、π p(34)＝39、πp(35)＝20、πp(36)＝18、πp(37)＝43、πp(38)＝31、πp(39)＝36、π p(40)＝38、πp(41)＝22、πp(42)＝33、πp(43)＝28以及πp(44)＝41。
结果，当使用如上面的表4所示的按组交织模式执行按组交织时，可按 特定顺序将附加奇偶校验发送到接收器200，并因此控制信息传输的效率可 被最大化。
在上面的表4中的在按组交织之前位于第19、第21、第23、…、第40、 第42和第44位置处的比特组被随机地按组交织到第18位置至第32位置。 然而，也可考虑删截顺序将这些比特组按组交织到特定位置。以下将描述其 详细内容。
根据示例性实施例，前述信息比特可由L1-细节(L1-detail)信令实现。 因此，发送器100可通过使用前述方法产生针对L1-细节信令的附加奇偶校验 比特并且将产生的比特发送给接收器200。
这里，L1-细节信令可以是在高级电视系统委员会(ATSC)3.0标准中限 定的信令。
具体地，将处理L1-细节信令的模式分为七(7)种。当这7种模式中的 L1-细节模式3对L1-细节信令进行处理时，根据示例性实施例的发送器100 可根据上述方法产生附加奇偶校验比特。
ATSC 3.0标准除了限定L1-细节信令之外还限定了L1-基本(L1-basic) 信令。发送器100可通过使用特定方案来处理L1-基本信令和L1-细节信令， 并且将经过处理的L1-基本信令和L1-细节信令发送给接收器200。在这种情 况下，也可将处理L1-基本信令的模式分为七(7)种。
在下文中将描述用于处理L1-基本信令和L1-细节信令的方法。
发送器100可将L1-基本信令和L1-细节信令映射到帧的前导，并且将数 据映射到帧的数据符号以发送给接收器200。
参照图8，帧可由三个部分构成，即，引导(bootstrap)部分、前导部分 和数据部分。
引导部分用于初始同步并且提供接收器200对L1信令进行解码所需要 的基本参数。另外，引导部分可包括与在发送器100对L1-基本信令进行处理 的模式有关的信息，即，与发送器100用来处理L1-基本信令的模式有关的信 息。
前导部分包括L1信令并且可由两个部分构成，即，L1-基本信令和L1- 细节信令。
这里，L1-基本信令可包括与L1-细节信令有关的信息，L1-细节信令可 包括与数据有关的信息。这里，数据是用于提供广播服务的广播数据并且可 通过至少一个物理层通道(PLP)被发送。
具体地讲，L1-基本信令包括接收器200处理L1-细节信令所需要的信息。 该信息包括例如与在发送器100处理L1-细节信令的模式有关的信息(即，与 发送器100用来处理L1-细节信令的模式有关的信息)、与L1-细节信令的长 度有关的信息、与附加奇偶校验模式有关的信息(即，与发送器100使用 L1B_L1_Detail_additional_parity_mode产生附加奇偶校验比特所使用的K值 有关的信息)(这里，当L1B_L1_Detail_additional_parity_mode被设置为'00' 时，K＝0并且附加奇偶校验比特不被使用)、以及与全部信元的长度有关的信 息。另外，L1-基本信令可包括与包括发送器100的系统有关的基本信令信息， 诸如快速傅立叶变换(FFT)大小、保护间隔以及导频图案。
另外，L1-细节信令包括接收器200对PLP进行解码所需要的信息，例 如，映射到每个PLP的数据符号的信元的起始位置、PLP标识符(ID)、PLP 的大小、调制方案、码率等。
因此，接收器200可获取帧同步，从前导获取L1-基本信令和L1-细节信 令，并且使用L1-细节信令从数据符号接收用户需要的服务数据。
在下文中将参照附图更加详细地描述用于处理L1-基本信令和L1-细节 信令的方法。
图9和图10是用于描述根据示例性实施例的发送器100的详细配置的框 图。
具体地讲，如图9中所示，为了处理L1-基本信令，发送器100可包括 加扰器211、BCH编码器212、零填充器213、LDPC编码器214、奇偶校验 置换器215、重复器216、删截器217、零去除器219、比特解复用器219以 及星座映射器221。
另外，如图10中所示，为了处理L1-细节信令，发送器100可包括分割 器311、加扰器312、BCH编码器313、零填充器314、LDPC编码器315、 奇偶校验置换器316、重复器317、删截器318、附加奇偶校验产生器319、 零去除器321、比特解复用器322和比特解复用器323、以及星座映射器324 和星座映射器325。
这里，如9和图10中所示的组件是用于对L1-基本信令和L1-细节信令 执行编码和调制的组件，这仅仅是一个示例。根据另一示例性实施例，图9 和图10中示出的组件中的一些组件可被省略或改变，并且其它组件也可被添 加。另外，组件中的一些组件的位置可被改变。例如，重复器216和重复器 317的位置可分别布置在删截器217和删截器318之后。
图10中示出的LDPC编码器315、重复器317、删截器318以及附加奇 偶校验产生器319可分别执行由图1中示出的LDPC编码器110、重复器120、 删截器130、以及附加奇偶校验产生器140执行的操作。
在对图9和10的描述中，为了方便，用于执行共同功能的组件将被一起 描述。
L1-基本信令和L1-细节信令可通过BCH外部码和LDPC内部码的级联 而被保护。然而，这仅仅是一个示例。因此，作为在级联编码中在内部编码 之前执行的外部编码，除了可使用BCH编码之外，还可使用诸如CRC编码 的另一编码。另外，L1-基本信令和L1-细节信令可仅通过LDPC内部码来保 护，而无需外部码。
首先，L1-基本信令和L1-细节信令可被加扰。另外，L1-基本信令和L1- 细节信令被BCH编码，并且因此，从BCH编码产生的L1-基本信令和L1- 细节信令的BCH奇偶校验比特可被分别添加到L1-基本信令和L1-细节信令。 另外，级联的信令和BCH奇偶校验比特可通过经过缩减和删截的16K LDPC 码被附加地保护。
为了提供适合于宽信噪比(SNR)范围的各种鲁棒性级别，L1-基本信令 和L1-细节信令的保护级别可被划分成七(7)种模式。也就是说，L1-基本信 令和L1-细节信令的保护级别可基于LDPC码、调制阶数、缩减/删截参数(即， 将被删截的比特的数量与将被缩减的比特的数量的比)以及将基本上被删截 的比特的数量(即，当将被缩减的比特的数量是0时将基本上被删截的比特 的数量)而被划分成7种模式。在每种模式中，LDPC码、调制阶数、星座 以及缩减/删截模式中的至少一个不同的组合可被使用。
发送器100处理信令的模式可根据系统而被预先设置。因此，发送器100 可根据设置的模式确定用于处理信令的参数(例如，针对每个模式的调制和 码率(ModCod)、用于BCH编码的参数、用于零填充的参数、缩减模式、 LDPC码的码率/码长、按组交织模式、用于重复的参数、用于删截的参数、 以及调制方案等)，并且可基于确定的参数来处理信令并且将经过处理的信令 发送给接收器200。为了这样的目的，发送器100可根据模式而预先存储用于处理信令的参数。
针对用于处理L1-基本信令的7种模式和用于处理L1-细节信令的7种模 式的调制和码率配置(ModCod配置)在下面的表5中被示出。发送器100 可根据对应的模式基于下面的表5中限定的ModCod配置对信令进行编码和 调制。也就是说，发送器100可基于下面的表5确定在每个模式下针对信令 的编码和调制方案，并且可根据确定的方案对信令进行编码和调制。在这种 情况下，即使当通过相同的调制方案对L1信令进行调制时，发送器100也可使用不同的星座。
[表5]
在以上的表5中，Ksig表示编码块的信息比特的数量。也就是说，由于 长度为Ksig的L1信令比特被编码以产生编码块，因此在一个编码块中L1信 令的长度变为Ksig。因此，大小为Ksig的L1信令比特可被视为与一个LDPC 编码块对应。
参照以上的表5，针对L1-基本信令的Ksig值被固定为200。然而，由于 L1-细节信令比特的量改变，因此，针对L1-细节信令的Ksig值改变。
具体地讲，在L1-细节信令的情况下，L1-细节信令比特的数量改变，并 且因此当L1-细节信令比特的数量大于预设值时，L1-细节信令可被分割以具 有等于或小于预设值的长度。
在这种情况下，分割后的L1-细节信令块(也就是说，L1-细节信令的片 段)的每个大小可具有在以上的表5中限定的Ksig值。另外，大小为Ksig的 分割后的L1-细节信令块中的每个可对应于一个LDPC编码块。
然而，当L1-细节信令比特的数量等于或小于预设值时，L1-细节信令可 不被分割。在这种情况下，L1-细节信令的大小可具有以上的表5中限定的 Ksig值。另外，大小为Ksig的L1-细节信令可对应于一个LDPC编码块。
在下文中，具体将详细描述用于分割L1-细节信令的方法。
分割器311分割L1-细节信令。具体地讲，由于L1-细节信令的长度改变， 因此当L1-细节信令的长度大于预设值时，分割器311可将L1-细节信令分割 为具有等于或小于预设值的数量的比特，并将分割后的L1-细节信令中的每个 输出到加扰器312。
然而，当L1-细节信令的长度等于或小于预设值时，分割器311不执行 单独的分割操作。
由分割器311对L1-细节进行分割的方法如下。
L1-细节信令比特的量是变化的并且主要取决于PLP的数量。因此，为 了发送L1-细节信令的所有比特，需要至少一个前向纠错(FEC)帧。这里， FEC帧可表示L1-细节信令被编码的形式，并且因此，根据编码的奇偶校验 比特被添加到L1-细节信令。
具体地讲，当L1-细节信令未被分割时，L1-细节信令被BCH编码和LDPC 编码以产生一个FEC帧，并且因此L1-细节信令发送需要一个FEC帧。另一 方面，当L1-细节信令被分割成至少两个时，至少两个分割出的L1-细节信令 均被BCH编码和LDPC编码以产生至少两个FEC帧，因此，L1-细节信令发 送需要至少两个FEC帧。
因此，分割器311可基于下面的公式17来计算针对L1-细节信令的FEC 帧的数量NL1D_FECFRAME。也就是说，针对L1-细节信令的FEC帧的数量 NL1D_FECFRAME可基于下面的公式17来确定。
在以上的公式17中，
另外，在以上的公式17中，如图11中所示，KL1D_ex_pad表示除了L1填 充比特之外的L1-细节信令的长度，并且可通过L1-基本信令中所包括的 L1B_L1_Detail_size_bits字段的值来确定。
另外，Kseg表示基于输入到LDPC编码器315的信息比特(即，LDPC 信息比特)的数量Kldpc而限定的针对分割的阈值数量。另外，Kseg可基于360 的倍数值和BCH码的BCH奇偶校验比特的数量来限定。
Kseg被限定为使得在L1-细节信令被分割之后，编码块中的信息比特的数 量Ksig被设置为等于或小于Kldpc-Mouter。具体地讲，当L1-细节信令基于Kseg被分割时，由于分割后的L1-细节信令的长度不超过Kseg，因此，当Kseg如下 面的表6那样被设置时，分割后的L1-细节信令的长度被设置为等于或小于 Kldpc-Mouter。
这里，Mouter和Kldpc如下面的表7和表8。为了足够的鲁棒性，针对L1- 细节信令模式1的Kseg值可被设置为Kldpc-Mouter-720。
针对L1-细节信令的每个模式的Kseg可如下面的表6那样被限定。在这 种情况下，分割器311可根据如下面的表6中所示的相应模式来确定Kseg。
[表6]
如图11中所示，整个L1-细节信令可由L1-细节信令和L1填充比特形成。
在这种情况下，分割器311可基于下面的公式18来计算L1-细节信令的 L1_PADDING字段的长度(即，L1填充比特的数量L1D_PAD)。
然而，基于下面的公式18来计算KL1D_PAD仅仅是一个示例。也就是说， 分割器311可基于KL1D_ex_pad值和NL1D_FECFRAME值来计算L1-细节信令的 L1_PADDING字段的长度(即，L1填充比特的数量KL1D_PAD)。作为一个示 例，KL1D_PAD值可基于下面的公式18来获得。也就是说，下面的公式18仅仅 是用于获得KL1D_PAD值的方法的一个示例，因此，基于KL1D_ex_pad值和NL1D_FECFRAME值的另一方法可被应用以获得等同的结果。
另外，分割器311可用KL1D_PAD个零比特(即，具有0值的比特)来填 充L1_PADDING字段。因此，如图11中所示，KL1D_PAD个零比特可被填充到 L1_PADDING字段中。
如此，当L1-细节信令被分割时，通过计算L1_PADDING字段的长度并 且将计算出的长度的零比特填充到L1_PADDING字段，L1-细节信令可被分 割成由相同数量的比特形成的多个块。
接下来，分割器311可基于下面的公式19来计算包括零填充比特的整个 L1-细节信令的最终长度KL1D。
KL1D＝KL1D_ex_pad+KL1D_PAD...(19)
另外，分割器311可基于下面的公式20来计算NL1D_FECFRAME个块中的每 个块中的信息比特的数量Ksig。
Ksig＝KL1D/NL1D_FECFRAME...(20)
接下来，分割器311可通过比特的数量Ksig对L1-细节信令进行分割。
具体地讲，如图11中所示，当NL1D_FECFRAME大于1时，分割器311可通 过比特的数量Ksig对L1-细节信令进行分割以将L1-细节信令分割成 NL1D_FECFRAME个块。
因此，L1-细节信令可被分割成NL1D_FECFRAME个块，NL1D_FECFRAME个块中 的每个块中的L1-细节信令比特的数量可以是Ksig。另外，每个经过分割的 L1-细节信令被编码。作为编码的结果，编码块(即，FEC帧)被形成，使得 NL1D_FECFRAME个编码块中的每个编码块中的L1信令比特的数量可以是Ksig。
然而，当L1-细节信令未被分割时，Ksig＝KL1D_ex_pad。
分割出的L1-细节信令块可通过下面的过程被编码。
具体地讲，大小为Ksig的L1-细节信令块中的每个L1-细节信令块的所有 比特可被加扰。接下来，加扰后的L1-细节信令块中的每个可通过BCH外部 编码和LDPC内部编码的级联而被编码。
具体地讲，L1-细节信令块中的每个被BCH编码，因此Mouter(＝168)个 BCH奇偶校验比特可被添加到每个块的Ksig个L1-细节信令比特，然后，每 个块的L1-细节信令比特和BCH奇偶校验比特的级联可通过经过缩减和删截 的16K LDPC码而被编码。BCH码和LDPC码的细节将在下文中被描述。然 而，示例性实施例仅描述了Mouter＝168的情况，但是，显然的是，Mouter可根 据系统的需要而被改变为适合的值。
加扰器211和加扰器312分别对L1-基本信令和L1-细节信令进行加扰。 具体地讲，加扰器211和加扰器312可使L1-基本信令和L1-细节信令随机化， 并且将随机化的L1-基本信令和L1-细节信令分别输出给BCH编码器212和 BCH编码器313。
在这种情况下，加扰器211和加扰器312可以以Ksig为单位对信息比特 进行加扰。
也就是说，由于通过每个帧发送给接收器200的L1-基本信令比特的数 量是200，因此加扰器211可按照Ksig(＝200)对L1-基本信令比特进行加扰。
由于通过每个帧发送给接收器200的L1-基本信令比特的数量是变化的， 因此在一些情况下，L1-细节信令可由分割器311分割。另外，分割器311可 将由Ksig个比特形成的L1-细节信令或分割的L1-细节信令块输出给加扰器 312。作为结果，加扰器312可按照每Ksig对从分割器311输出的L1-细节信 令比特进行加扰。
BCH编码器212和BCH编码器313可对Ll基本信令和L1-细节信令执 行BCH编码以产生BCH奇偶校验比特。
具体地讲，BCH编码器212和BCH编码器313可分别对从加扰器211 和加扰器313输出的Ll基本信令和L1-细节信令执行BCH编码，以产生BCH 奇偶校验比特，并且分别将经过BCH编码的比特输出给零填充器213和零填 充器314，其中，在经过BCH编码的比特中，BCH奇偶校验比特被添加到 Ll基本信令和L1-细节信令中的每个。
例如，BCH编码器212和BCH编码器313可对输入的Ksig个比特执行 BCH编码以产生Mouter(即，Ksig＝Kpayload)个BCH奇偶校验比特，并且将由 Nouter(＝Ksig+Mouter)个比特形成的经过BCH编码的比特分别输出给零填充器 213和零填充器314。
针对BCH编码的参数可如下面的表7那样被限定。
[表7]
同时，参照图9和图10，可理解的是，LDPC编码器214和LDPC编码 器315可分别被布置在BCH编码器213和BCH编码器213之后。
因此，L1-基本信令和L1-细节信令可通过BCH外部码和LDPC内部码 的级联而被保护。
具体地讲，L1-基本信令和L1-细节信令被BCH编码，并且因此，针对 L1-基本信令的BCH奇偶校验比特可被添加到L1-基本信令，针对L1-细节信 令的BCH奇偶校验比特可被添加到L1-细节信令。另外，级联的L1-基本信 令和BCH奇偶校验比特可额外地通过LDPC码被保护，并且级联的L1-细节 信令和BCH奇偶校验比特可额外地通过LDPC码被保护。
这里，假设用于LDPC编码的LDPC码是16K LDPC码，因此，在BCH 编码器212和BCH编码器213中，针对Ninner＝16200(即，16K LDPC的码长 是16200，通过LDPC编码产生的LDPC码字可由16200个比特形成)的系 统性的BCH编码可用于执行对L1-基本信令和L1-细节信令的外部编码。
零填充器213和零填充器314填充零比特。具体地讲，针对LDPC码， 需要根据码率和码长限定的预定数量的LDPC信息比特，因此，当经过BCH 编码的比特的数量小于LDPC信息比特的数量时，零填充器213和零填充器 314可针对LDPC编码填充零比特以产生由经过BCH编码的比特和零比特形 成的预定数量的LDPC信息比特，并且将产生的比特分别输出给LDPC编码 器214和LDPC编码器315。当经过BCH编码的比特的数量等于LDPC信息 比特的数量时，零比特不被填充。
这里，由零填充器213和零填充器314填充的零比特针对LDPC编码而 被填充，因此，被填充的填充零比特通过缩减操作而不被发送到接收器200。
例如，当16K LDPC码的LDPC信息比特的数量是Kldpc时，为了形成 Kldpc个LDPC信息比特，零比特被填充。
具体地讲，当经过BCH编码的比特的数量是Nouter时，16K LDPC码的 LDPC信息比特的数量是Kldpc，并且Nouter<Kldpc，零填充器213和零填充器 314可填充Kldpc-Nouter个零比特并且将Nouter个经过BCH编码的比特用作 LDPC信息比特的剩余部分以产生由Kldpc个比特形成的LDPC信息比特。然 而，当Nouter＝Kldpc时，零比特不被填充。
为了这样的目的，零填充器213和零填充器314可将LDPC信息比特划 分成多个比特组。
例如，零填充器213和零填充器314可基于下面的公式21和公式22将 Kldpc个LDPC信息比特
Zj＝{ik|360×j≤k＜360×(j+1)},其中,0≤j＜Ninfo_group…(22)
在以上的公式21和公式22中，Zj表示第j比特组。
针对L1-基本信令和L1-细节信令的用于零填充的参数Nouter、Kldpc和 Ninfo_group可如下面的表8中所示被限定。在这种情况下，零填充器213和零 填充器314可如下面的表8中所示根据相应模式来确定用于零填充的参数。
[表8]
另外，针对0≤j＜Ninfo_group，如图12中所示的每个比特组Zj可由360 个比特形成。
具体地讲，图12示出了在L1-基本信令和L1-细节信令各自被LDPC编 码之后的数据格式。在图12中，添加到Kldpc个LDPC信息比特的LDPC FEC 表示通过LDPC编码产生的LDPC奇偶校验比特。
参照图12，Kldpc个LDPC信息比特被划分成Ninfo_group个比特组，每个比 特组可由360个比特形成。
当L1-基本信令和L1-细节信令的经过BCH编码的比特的数量Nouter(＝ Ksig+Mouter)小于Kldpc(即，Nouter(＝Ksig+Mouter)＜Kldpc)时，针对LDPC编码， 可利用Nouter个经过BCH编码的比特和Kldpc-Nouter个零填充的比特来填充Kldpc个LDPC信息比特。在这种情况下，填充的零比特不被发送给接收器200。
在下文中，将更加详细地描述由零填充器213和零填充器314执行的缩 减过程。
零填充器213和零填充器314可计算填充的零比特的数量。也就是说， 为了符合LDPC编码所需要的比特的数量，零填充器213和零填充器314可 计算将填充的零比特的数量。
具体地讲，零填充器213和零填充器314可将LDPC信息比特的数量与 经过BCH编码的比特的数量之间的差值计算为填充的零比特的数量。也就是 说，针对给定的Nouter，零填充器213和零填充器314可将填充的零比特的数 量计算为Kldpc-Nouter。
另外，零填充器213和零填充器314可计算所有比特被填充的比特组的 数量。也就是说，零填充器213和零填充器314可计算在比特组内的所有比 特被零比特填充的比特组的数量。
具体地讲，零填充器213和零填充器314可基于下面的公式23或公式 24来计算所有比特被填充的组的数量Npad。
接下来，零填充器213和零填充器314可基于缩减模式来确定多个比特 组之中的填充零比特的比特组，并且可将零比特填充到确定的比特组中的一 些比特组内的所有比特和剩余比特组内的一些比特。
在这种情况下，经过填充的比特组的缩减模式可如下面的表9中所示被 限定。在这种情况下，零填充器213和零填充器314可如下面的表9中所示 根据对应的模式来确定缩减模式。
[表9]
这里，πs(j)是第j填充比特组的索引。也就是说，πs(j)表示第j比特组的 缩减模式顺序。另外，Ninfo_group是构成LDPC信息比特的比特组的数量。
具体地讲，零填充器213和零填充器314可基于缩减模式将
如此，当Npad不是0时，零填充器213和零填充器314可基于以上的表 9来确定Npad个比特组的列表(即，
然而，当Npad是0时，前述过程可被省略。
由于所有填充的零比特的数量是Kldpc-Nouter，并且填充到Npad个比特组的 零比特的数量是360×Npad，因此零填充器213和零填充器314可额外地将零 比特填充到Kldpc-Nouter-360×Npad个LDPC信息比特。
在这种情况下，零填充器213和零填充器314可基于缩减模式确定额外 地填充零比特的比特组，并且可从确定的比特组的头部开始额外地填充零比 特。
具体地讲，零填充器213和零填充器314可基于缩减模式将
作为结果，针对
同时，前述示例描述了从
接下来，零填充器213和零填充器314可将经过BCH编码的比特映射到 未填充零比特的位置以构造LDPC信息比特。
因此，Nouter个经过BCH编码的比特被顺序地映射到Kldpc个LDPC信息 比特
填充的零比特不被发送到接收器200。如此，填充零比特的过程或填充 零比特然后不将填充的零比特发送给接收器200的过程可称作缩减。
LDPC编码器214和LDPC编码器315分别对L1-基本信令和L1-细节信 令执行LDPC编码。
具体地讲，LDPC编码器214和LDPC编码器315可对从零填充器213 和零填充器31输出的LDPC信息比特执行LDPC编码以产生LDPC奇偶校验 比特，并且将包括LDPC信息比特和LDPC奇偶校验比特的LDPC码字分别 输出给奇偶校验置换器215和奇偶校验置换器316。
也就是说，从零填充器213输出的Kldpc个比特可包括Ksig个L1-基本信 令比特、Mouter(＝Nouter-Ksig)个BCH奇偶校验比特、以及Kldpc-Nouter个填充的 零比特，其中，Ksig个L1-基本信令比特、Mouter(＝Nouter-Ksig)个BCH奇偶校验 比特、以及Kldpc-Nouter个填充的零比特可构成用于LDPC编码器214的Kldpc个LDPC信息比特
另外，从零填充器314输出的Kldpc个比特可包括Ksig个L1-细节信令比 特、Mouter(＝Nouter-Ksig)个BCH奇偶校验比特、以及(Kldpc-Nouter)个填充的零比 特，其中，Ksig个L1-细节信令比特、Mouter(＝Nouter-Ksig)个BCH奇偶校验比特、 以及(Kldpc-Nouter)个填充的零比特可构成用于LDPC编码器315的Kldpc个LDPC 信息比特
在这种情况下，LDPC编码器214和LDPC编码器315可系统地对Kldpc个LDPC信息比特执行LDPC编码以产生由Ninner个比特形成的LDPC码字
在L1-基本模式以及L1-细节模式1和2下，LDPC编码器214和LDPC 编码器315可以以3/15的码率对L1-基本信令和L1-细节信令进行编码以产生 16200个LDPC码字比特。在这种情况下，LDPC编码器214和LDPC编码器 315可基于以上的表1来执行LDPC编码。
另外，在L1-细节模式3、4、5、6和7下，LDPC编码器315可以以6/15 的码率对L1-细节信令进行编码以产生16200个LDPC码字比特。在这种情 况下，LDPC编码器315可基于以上的表3来执行LDPC编码。
针对L1-基本信令和L1-细节信令的码率和码长如以上的表5中所示， LDPC信息比特的数量如以上的表8中所示。
奇偶校验置换器215和奇偶校验置换器316执行奇偶校验置换。也就是 说，奇偶校验置换器215和奇偶校验置换器316可仅对LDPC信息比特和 LDPC奇偶校验比特之中的LDPC奇偶校验比特执行置换。
具体地讲，奇偶校验置换器215和奇偶校验置换器316可仅对从LDPC 编码器214和LDPC编码器315输出的LDPC码字中的LDPC奇偶校验比特 执行置换，并且将经过奇偶校验置换的LDPC码字分别输出给重复器216和 重复器317。奇偶校验置换器316可将经过奇偶校验置换的LDPC码字输出 给附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可使 用从奇偶校验置换器316输出的经过奇偶校验置换的LDPC码字来产生附加 奇偶校验比特。
为了这样的目的，奇偶校验置换器215和奇偶校验置换器316可包括奇 偶校验交织器(未示出)和按组交织器(未示出)。
首先，奇偶校验交织器可仅对构成LDPC码字的LDPC信息比特和LDPC 奇偶校验比特之中的LDPC奇偶校验比特进行交织。然而，奇偶校验交织器 可仅在L1-细节模式3、4、5、6和7的情况下执行奇偶校验交织。也就是说， 由于L1-基本模式以及L1-细节模式1和2包括作为LDPC编码处理的一部分 的奇偶校验交织，因此在L1-基本模式以及L1-细节模式1和2下，奇偶校验 交织器可不执行奇偶校验交织。
在执行奇偶校验交织的模式下，奇偶校验交织器可基于下面的公式25 对LDPC奇偶校验比特进行交织。
u Kldpc+360t+s＝c Kldpc+27s+t其中，0≤s＜360，0≤t＜27...(25)
具体地讲，基于以上的公式25，由奇偶校验交织器对LDPC码字
同时，由于L1-基本模式以及L1-细节模式1和2未使用奇偶校验交织器， 因此奇偶校验交织器的输出
ui＝ci，其中，0≤i＜Ninner...(26)
按组交织器可对奇偶校验交织器的输出执行按组交织。
这里，如上所述，奇偶校验交织器的输出可以是被奇偶校验交织器进行 了奇偶校验交织的LDPC码字或者可以是未被奇偶校验交织器进行奇偶校验 交织的LDPC码字。
因此，当奇偶校验交织被执行时，按组交织器可对经过奇偶校验交织的 LDPC码字执行按组交织，并且当奇偶校验交织未被执行时，按组交织器可 对未被进行奇偶校验交织的LDPC码字执行按组交织。
具体地讲，按组交织器可以以比特组为单位对奇偶校验交织器的输出进 行交织。
为了这样的目的，按组交织器可将从奇偶校验交织器输出的LDPC码字 划分为多个比特组。作为结果，从奇偶校验交织器输出的LDPC奇偶校验比 特可被划分成多个比特组。
具体地讲，按组交织器可基于下面的公式27将从奇偶校验交织器输出的 经过LDPC编码的比特
Xj＝{uk|360×j≤k＜360×(j+1)，0≤k＜Ninner}，其中，0≤j＜Ngroup...(27)
在以上的公式27中，Xj表示第j比特组。
图13示出了将从奇偶校验交织器输出的LDPC码字划分为多个比特组的 示例。
参照图13，LDPC码字被划分为Ngroup(＝Ninner/360)个比特组，每个比特 组Xj由360个比特形成，其中，0≤j＜Ngroup。
作为结果，由Kldpc个比特形成的LDPC信息比特可被划分为Kldpc/360个 比特组，由Ninner-Kldpc个比特形成的LDPC奇偶校验比特可被划分成 Ninner-Kldpc/360个比特组。
另外，按组交织器对从奇偶校验交织器输出的LDPC码字执行按组交织。
在这种情况下，按组交织器不对LDPC信息比特执行交织，并且可仅对 LDPC奇偶校验比特执行交织以改变构成LDPC奇偶校验比特的多个比特组 的顺序。
作为结果，LDPC比特之中的LDPC信息比特可不被按组交织器交织， 但是LDPC比特之中的LDPC奇偶校验比特可被按组交织器交织。在这种情 况下，LDPC奇偶校验比特可以以组为单位被交织。
具体地讲，按组交织器可基于下面的公式28对从奇偶校验交织器输出的 LDPC码字执行按组交织。
Yj＝Xj，0≤j＜Kldpc/360
Yj＝Xπp(j)Kldpc/360≤j＜Ngroup...(28)
这里，Xj表示构成LDPC码字的多个比特组之中的第j个比特组(即， 未被按组交织的第j比特组)，Yj表示经过按组交织的第j个比特组。另外，πp(j) 表示针对按组交织的置换顺序。
置换顺序可基于下面的表10和表11来限定。这里，表10示出在L1-基 本模式以及L1-细节模式1和2下奇偶校验部分的按组交织模式，表11示出 针对L1-细节模式3、4、5、6和7的奇偶校验部分的按组交织模式。
在这种情况下，按组交织器可根据下面的表10和表11中示出的相应模 式来确定按组交织模式。
[表10]
[11]
在下文中，针对作为示例的在L1-细节模式2下的按组交织模式，将描 述按组交织器的操作。
在L1-细节模式2下，LDPC编码器315以3/15的码率对3240个LDPC 信息比特执行LDPC编码以产生12960个LDPC奇偶校验比特。在这种情况 下，LDPC码字可由16200个比特形成。
每个比特组由360个比特形成，作为结果，由16200个比特形成的LDPC 码字被划分成45个比特组。
这里，由于LDPC信息比特的数量是3240，LDPC奇偶校验比特的数量 是12960，因此第0比特组至第8比特组对应于LDPC信息比特，第9比特 组至第44比特组对应于LDPC奇偶校验比特。
在这种情况下，按组交织器不基于以上的公式28和表10对构成LDPC 信息比特的比特组(即，第0比特组至第8比特组)执行交织，但是可以以 组为单位对构成LPDC奇偶校验比特的比特组(即，第9比特组至第44比特 组)进行交织以改变第9比特组至第44比特组的顺序。
具体地讲，在以上的表10中的L1-细节模式2下，以上的公式28可如 Y0＝X0,Y1＝X1,...,Y7＝X7,Y8＝X8,Y9＝Xπp(9)＝X9,Y10＝Xπp(10)＝X31,Y11＝Xπp(11)＝X23,...,Y42＝Xπp(42)＝X28,Y43＝Xπp(43)＝X39,Y44＝Xπp(44)＝X42那样被表示。
因此，按组交织器不改变包括LDPC信息比特的第0比特组至第8比特 组的顺序，但是可改变包括LDPC奇偶校验比特的第9比特组至第44比特组 的顺序。
具体地讲，按组交织器可从第9比特组至第44比特组改变比特组的顺序， 使得第9比特组位于第9位置，第31比特组位于第10位置，第23比特组位 于第11位置，…，第28比特组位于第42位置，第39比特组位于第43位置， 第42比特组位于第44位置。
如下所述，由于删截器217和删截器318从最后一个奇偶校验比特开始 执行删截，因此奇偶校验比特组可通过奇偶校验置换以删截模式的相反顺序 被排列。也就是说，将被删截的第一个比特组位于最后一个比特组。
前述示例描述了仅奇偶校验比特被交织，这仅仅是一个示例。也就是说， 奇偶校验置换器215和奇偶校验置换器316也可对LDPC信息比特进行交织。 在这种情况下，奇偶校验置换器215和奇偶校验置换器316可对带有标识的 LDPC信息比特进行交织并输出具有与交织之前相同顺序的LDPC信息比特， 使得LDPC信息比特的顺序不被改变。
重复器216和重复器317可对经过奇偶校验置换的LDPC码字中的在 LDPC信息比特之后的位置处的至少一些比特进行重复，并且将重复的LDPC 码字(即，包括重复比特的LDPC码字比特)输出给删截器217和删截器318。 重复器317也可将重复的LDPC码字输出给附加奇偶校验产生器319。在这 种情况下，附加奇偶校验产生器319可使用重复的LDPC码字来产生附加奇 偶校验比特。
具体地讲，重复器216和重复器317可在LDPC信息比特之后重复预定 数量的LDPC奇偶校验比特。也就是说，重复器216和重复器317可在LDPC 信息比特之后添加预定数量的重复的LDPC奇偶校验比特。因此，在LDPC 码字内，重复的LDPC奇偶校验比特位于LDPC信息比特和LDPC奇偶校验 比特之间。
因此，由于在重复之后LDPC码字内的预定数量的比特可被重复并且被 额外地发送给接收器200，因此前述操作可被称作重复。
术语“添加”表示在LDPC信息比特和LDPC奇偶校验比特之间布置重 复比特，使得比特被重复。
重复可仅对L1-基本模式1和L1-细节模式1执行，并且可不对其它模式 执行。在这种情况下，重复器216和重复器317不执行重复，并且可将经过 奇偶校验置换的LDPC码字输出到删截器217和删截器318。
在下文中，将更加详细地描述用于执行重复的方法。
重复器216和重复器317可基于下面的公式29来计算每个LDPC码字的 被额外地发送的比特的数量Nrepeat。
在以上的公示29中，C具有固定的数值，D可以是偶数。参照以上的公 式29，可理解的是，将被重复的比特的数量可通过将C乘以给定的Nouter并 加上D来计算。
用于重复的参数C和参数D可基于下面的表12来选择。也就是说，重 复器216和重复器317可如下面的表12中所示基于相应模式来确定C和D。
[表12]
另外，重复器216和重复器317可对Nrepeat个LDPC奇偶校验比特进行 重复。
具体地讲，当Nrepeat≤Nldpc_parity时，如图14中所示，重复器216和重 复器317可将经过奇偶校验置换的LDPC奇偶校验比特中的前Nrepeat个比特 添加到LDPC信息比特。也就是说，重复器216和重复器317可在LDPC信 息比特之后添加经过奇偶校验置换的LDPC奇偶校验比特之中的第一个 LDPC奇偶校验比特，作为第Nrepeat个LDPC奇偶校验比特。
当Nrepeat＞Nldpc_parity时，如图15中所示，重复器216和重复器317可将 经过奇偶校验置换的Nldpc_parity个LDPC奇偶校验比特添加到LDPC信息比特， 并且可将Nrepeat-Nldpc_parity个经过奇偶校验置换的LDPC奇偶校验比特附加地 添加到被首先添加的Nldpc_parity个LDPC奇偶校验比特。也就是说，重复器216 和重复器317可在LDPC信息比特之后添加所有经过奇偶校验置换的LDPC 奇偶校验比特，并且在被首先添加的LDPC奇偶校验比特之后附加地添加经 过奇偶校验置换的LDPC奇偶校验比特之中的第1个LDPC奇偶校验比特至 第Nrepeat-Nldpc_parity个LDPC奇偶校验比特。
因此，在L1-基本模式1和L1-细节模式1下，附加的Nrepeat个比特可在LDPC码字内被选择并被发送。
删截器217和删截器318可对从重复器216和重复器317输出的LDPC 码字中所包括的LDPC奇偶校验比特中的一些LDPC奇偶校验比特进行删截， 并且将经过删截的LDPC码字(也就是说，除了被删截的比特之外的剩余 LDPC码字比特并且也称作删截之后的LDPC码字)输出到零去除器218和 零去除器321。另外，删截器318可将与被删截的LDPC奇偶校验比特有关 的信息(例如，被删截的比特的数量和位置等)提供给附加奇偶校验产生器 319。在这种情况下，附加奇偶校验产生器319可基于此产生附加奇偶校验比 特。
作为结果，在经过奇偶校验置换之后，一些LDPC奇偶校验比特可被删 截。
在这种情况下，被删截的LDPC奇偶校验比特不在发送L1信令比特的 帧中被发送。具体地讲，被删截的LDPC奇偶校验比特不在发送L1信令比特 的当前帧中被发送，在一些情况下，被删截的LDPC奇偶校验比特可在当前 帧之前的帧中被发送，这将参照附加奇偶校验比特产生器319来描述。
为了这样的目的，删截器217和删截器318可确定每个LDPC码字的将 被删截的LDPC奇偶校验比特的数量以及一个编码块的大小。
具体地讲，删截器217和删截器318可基于下面的公式30来计算将被删 截的LDPC奇偶校验比特的临时数量Npunc_temp。也就是说，针对给定的Nouter， 删截器217和删截器318可基于下面的公式30来计算将被删截的LDPC奇偶 校验比特的临时数量Npunc_temp。
参照以上的公式30，将被删截的比特的临时数量可通过将恒定的整数B 与从将缩减长度(即，Kldpc-Nouter)乘以预设常数A值的结果获得的整数相加 来计算。在本示例性实施例中，显然的是，常数A值以将被删截的比特的数 量与将被缩减的比特的数量的比值来设置，并且可根据系统的需要以各种方 式被设置。
这里，B值是表示即使缩减长度是0时也将被删截的比特的长度的值， 并且因此，B值表示被删截的比特可具有的最小长度。另外，A值和B值用 于调整实际发送的码率。也就是说，为了对信息比特的长度(即，L1信令的 长度)短的情况或者L1信令的长度长的情况有所准备，A值和B值用于调 整将被减小的实际发送的码率。
以上的Kldpc、A和B在下面的示出用于删截的参数的表13中列出。因 此，删截器217和删截器318可如下面的表13中所示根据相应模式来确定用 于删截的参数。
[表13]
删截器217和删截器318可如下面的公式31中所示计算一个编码块的临 时大小NFFC_temp。这里，根据相应模式的LDPC奇偶校验比特的数量Nldpc_parity如以上的表13所示。
NFEC_temp＝Nouter+NIdpc_parity-Npunc_temp
...(31)
另外，删截器217和删截器318可如下面的公式32中所示计算一个编码 块的大小NFEC。
在以上的等式32中，ηMOD是调制阶数。例如，当L1-基本信令和L1-细 节信令根据相应模式通过QPSK、16-QAM、64-QAM或256-QAM被调制时， 如以上的表13中所示，ηMOD可以是2、4、6和8。根据以上的公式32，NFEC可以是调制阶数的整数倍。
另外，删截器217和删截器318可基于下面的公式33来计算将被删截的 LDPC奇偶校验比特的数量Npunc。
Npunc＝Npunc_temp-(NFEC-NFEC_temp)
...(33)
这里，Npunc是0或者是正整数。另外，NFEC是通过从通过对Ksig个信息 比特执行BCH编码和LDPC编码而获得的Nouter+Nldpc_parity个比特减去将被删 截的Npunc个比特而获得的信息块的比特的数量。也就是说，NFEC是实际上被 发送的比特之中的除了重复比特之外的比特的数量，并且可被称作经过缩减 和删截的LDPC码字比特的数量。
参照前述处理，删截器217和删截器318可将A乘以填充的零比特的数 量(即，缩减长度)并且将结果加上B来计算将被删截的LDPC奇偶校验比 特的临时数量Npunc_temp。
另外，删截器217和删截器318基于Npunc_temp来计算构成在删截和缩减 之后的LDPC码字的LDPC码字比特的临时数量NFEC_temp。
具体地讲，LDPC信息比特被LDPC编码，并且通过LDPC编码产生的 LDPC奇偶校验比特被添加到LDPC信息比特以构造LDPC码字。这里，LDPC 信息比特包括L1-基本信令和L1-细节信令被BCH编码得到的经过BCH编码 的比特，并且在一些情况下，LDPC信息比特还可包括填充的零比特。
在这种情况下，由于填充的零比特被LDPC编码，然后未被发送到接收 器200，因此，经过缩减的LDPC码字(即除了填充的零比特之外的LDPC 码字(即，缩减后的LDPC码字))可由经过BCH编码的比特和LDPC奇偶 校验比特形成。
因此，删截器217和删截器318从经过BCH编码的比特的数量与LDPC 奇偶校验比特的数量之和减去将被删截的LDPC奇偶校验比特的临时数量来 计算NFEC_temp。
经过删截和缩减的LDPC码字(即，删截和缩减之后剩余的LDPC码字 比特)根据对应的模式通过各种调制方案(诸如，QPSK、16-QAM、64-QAM 或256-QAM)被映射到星座符号，星座符号可通过帧被发送给接收器200。
因此，删截器217和删截器318基于NFEC_temp来确定构成在删截和缩减 之后的LDPC码字的LDPC码字比特的数量NFEC，其中，NFEC是调制阶数的 整数倍，并且基于缩减之后的LDPC码字比特来确定需要被删截的比特的数 量Npunc以获得NFEC。
当零比特未被填充时，LDPC码字可由经过BCH编码的比特和LDPC奇 偶校验比特形成，并且缩减可被省略。
另外，在L1-基本模式1和L1-细节模式下，执行重复，并且因此，经过 缩减和删截的LDPC码字的数量等于NFEC+Nrepeat。
删截器217和删截器318可对与计算出的数量一样多的LDPC奇偶校验 比特进行删截。
在这种情况下，删截器217和删截器318可对所有LDPC码字中的最后 Npunc个比特进行删截。也就是说，删截器217和删截器318可从最后一个 LDPC奇偶校验比特开始删截Npunc个比特。
具体地讲，当重复未被执行时，经过奇偶校验置换的LDPC码字仅包括 通过LDPC编码产生的LDPC奇偶校验比特。
在这种情况下，删截器217和删截器318可对所有经过奇偶校验置换的 LDPC码字中的最后Npunc个比特进行删截。因此，从通过LDPC编码产生的 LDPC奇偶校验比特之中的最后一个LDPC奇偶校验比特开始的Npunc个比特 可被删截。
当重复被执行时，经过奇偶校验置换和重复的LDPC码字包括重复的 LDPC码字比特和通过LDPC编码产生的LDPC奇偶校验比特。
在这种情况下，如图16和图17中所示，删截器217和删截器318可分 别对所有经过奇偶校验置换和重复的LDPC码字中的最后Npunc个比特进行删 截。
具体地讲，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC 编码产生的LDPC奇偶校验比特之间，并且因此删截器217和删截器318可 分别对从通过LDPC编码产生的LDPC奇偶校验比特之中的最后一个LDPC 奇偶校验比特开始的Npunc个比特进行删截。
如此，删截器217和删截器318可分别对从最后一个LDPC奇偶校验比 特开始的Npunc个比特进行删截。
Npunc是0或正整数，重复可仅应用于L1-基本模式1和L1-细节模式1。
前述示例描述了重复被执行，然后删截被执行，这仅仅是一个示例。在 一些情况下，在删截被执行之后，重复可被执行。
附加奇偶校验产生器319可从LDPC奇偶校验比特中选择比特以产生附 加奇偶校验(AP)比特。
在这种情况下，附加奇偶校验比特可从基于在当前帧中发送的L1-细节 信令而产生的LDPC奇偶校验比特中选择，并且通过当前帧之前的帧(即， 先前帧)被发送到接收器200。
具体地讲，L1-细节信令被LDPC编码，通过LDPC编码产生的LDPC 奇偶校验比特被添加到L1-细节信令以构成LDPC码字。
另外，可对LDPC码字执行删截和缩减，并且经过删截和缩减的LDPC 码字可被映射到将被发送到接收器200的帧。这里，当根据相应模式执行重 复时，经过删截和缩减的LDPC码字可包括重复的LDPC奇偶校验比特。
在这种情况下，与每个帧对应的L1-细节信令可连同LDPC奇偶校验比 特一起通过每个帧被发送到接收器200。例如，包括与第(i-1)帧对应的L1- 细节信令的经过删截和缩减的LDPC码字可被映射到第(i-1)帧以被发送到 接收器200，并且包括与第i帧对应的L1-细节信令的经过删截和缩减的LDPC 码字可被映射到第i帧以被发送到接收器200。
附加奇偶校验产生器319可选择基于在第i个帧中发送的L1-细节信令而 产生的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，以产生附加 奇偶校验比特。
具体地讲，通过对L1-细节信令执行LDPC编码而产生的LDPC奇偶校 验比特中的一些LDPC奇偶校验比特可被删截，然后不被发送到接收器200。 在这种情况下，附加奇偶校验产生器319可选择通过对在第i帧中发送的L1- 细节信令执行LDPC编码而产生的LDPC奇偶校验比特之中的被删截的 LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，从而产生附加奇偶 校验比特。
另外，附加奇偶校验产生器319可选择将通过第i帧发送到接收器200 的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特以产生附加奇偶校 验比特。
具体地讲，被映射到第i帧的经过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特可根据相应模式仅由通过LDPC编码产生的LDPC奇偶 校验比特构成，或者由通过LDPC编码产生的LDPC奇偶校验比特和重复的 LDPC奇偶校验比特构成。
在这种情况下，附加奇偶校验产生器319可选择将被映射到第i帧的经 过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特中的至少一些 LDPC奇偶校验比特，以产生附加奇偶校验比特。
附加奇偶校验比特可通过第i帧之前的帧(即，第(i-1)帧)被发送到 接收器200。
也就是说，发送器100不仅可通过第(i-1)帧将包括与第(i-1)帧对应 的L1-细节信令的经过删截和缩减的LDPC码字发送到接收器200，还可通过 第(i-1)帧将基于在第i帧中发送的L1-细节信令而产生的附加奇偶校验比特 发送到接收器200。
在这种情况下，发送附加奇偶校验比特的帧可以是当前帧之前的帧之中 的在时间上最前面的帧。
例如，附加奇偶校验比特在当前帧之前的帧之中具有与当前帧相同的引 导主要/次要版本，并且可在时间上最前面的帧中被发送。
在一些情况下，附加奇偶校验产生器319可不产生附加奇偶校验比特。
在这种情况下，发送器100可使用通过当前帧发送的L1-基本信令，向 接收器200发送与针对下一帧的L1-细节信令的附加奇偶校验比特是否通过 当前帧被发送有关的信息。
例如，针对与当前帧具有相同的引导主要/次要版本的下一帧的L1-细节 信令的附加奇偶校验比特的使用可通过当前帧的L1-基本参数中的字段 L1B_L1_Detail_additional_parity_mode被用信号发送。具体地讲，在当前帧的 L1-基本参数中的L1B_L1_Detail_additional_parity_mode被设置为“00”时， 针对下一帧的L1-细节信令的附加奇偶校验比特不在当前帧中被发送。
如此，为了额外地提高L1-细节信令的鲁棒性，附加奇偶校验比特可在 当前帧之前的发送当前帧的L1-细节信令的帧中被发送。
图18示出针对第i帧的L1-细节信令的附加奇偶校验比特在第(i-1)帧 的前导中被发送的示例。
图18示出通过第i帧发送的L1细节信令通过分割被分割成M个块，并 且分割出的块中的每个块被FEC编码。
因此，M个LDPC码字(即，包括LDPC信息比特L1-D(i)_1及其针对 L1-D(i)_1的奇偶校验比特奇偶的LDPC码字、…、包括LDPC信息比特 L1-D(i)_M及其针对L1-D(i)_M的奇偶校验比特奇偶的LDPC码字)被映射 到将被发送给接收器200的第i帧。
在这种情况下，基于在第i帧中发送的L1-细节信令而产生的附加奇偶校 验比特可通过第(i-1)帧被发送到接收器200。
具体地讲，附加奇偶校验比特(即，基于在第i帧中发送的L1-细节信令 而产生的针对L1-D(i)_1的AP、…、针对L1-D(i)_M的AP)可被映射到将被 发送给接收器200的第(i-1)帧的前导。作为使用附加奇偶校验比特的结果， 可获得针对L1信令的分集增益。
在下文中，将详细地描述用于产生附加奇偶校验比特的方法。
附加奇偶校验比特产生器319基于下面的公式34来计算附加奇偶校验比 特的临时数量NAP_temp。
另外，K表示附加奇偶校验比特与发送的经过编码的L1-细节信令块的比 特(即，构成经过重复、删截并且已经去除了零比特(即，经过缩减)的L1- 细节信令块的比特)的总数量的一半的比值。
在这种情况下，K对应于L1-基本信令的 L1B_L1_Detail_additional_parity_mode字段。这里，与第i帧(即，帧(#i)) 的L1-细节信令相关联的L1B_L1_Detail_additional_parity_mode的值可在第 (i-1)帧(即，帧(#i-1))中被发送。
如上所述，当L1细节模式是2、3、4、5、6和7时，由于重复未被执 行，因此在以上的公式34中，Nrepeat是0。
另外，附加奇偶校验产生器319基于下面的公式35来计算附加奇偶校验 比特的数量NAP。因此，附加奇偶校验比特的数量NAP可以是调制阶数的整 数倍。
这里，
如此，将被产生的附加奇偶校验比特的数量可基于将在当前帧中被发送 的比特的总数量来确定。
接下来，附加奇偶校验产生器319可在LDPC奇偶校验比特中选择与计 算出的比特数量一样多的比特以产生附加奇偶校验比特。
具体地讲，当被删截的LDPC奇偶校验比特的数量等于或大于将被产生 的附加奇偶校验比特的数量时，附加奇偶校验产生器319可从被删截的LDPC 奇偶校验比特之中从第一个LDPC奇偶校验比特开始选择与计算出的数量一 样多的比特，以产生附加奇偶校验比特。
当被删截的LDPC奇偶校验比特的数量小于将被产生的附加奇偶校验比 特的数量时，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶 校验比特，并且从LDPC码字中所包括的LDPC奇偶校验比特之中从第一个 LDPC奇偶校验比特开始附加地选择与通过从将被产生的附加奇偶校验比特 的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特， 以产生附加奇偶校验比特。
具体地讲，当重复未被执行时，在重复的LDPC码字中所包括的LDPC 奇偶校验比特是通过LDPC编码产生的LDPC奇偶校验比特。
在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC 奇偶校验比特，并且从通过LDPC编码产生的LDPC奇偶校验比特之中从第 一个LDPC奇偶校验比特开始附加地选择与通过从附加奇偶校验比特的数量 减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产 生附加奇偶校验比特。
这里，通过LDPC编码产生的LDPC奇偶校验比特被划分成不被删截的 LDPC奇偶校验比特和被删截的LDPC奇偶校验比特。作为结果，当从通过 LDPC编码产生的LDPC奇偶校验比特之中从第一个比特开始选择比特时， 可按照不被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺 序来选择比特。
当重复被执行时，经过重复的LDPC码字中所包括的LDPC奇偶校验比 特是重复的LDPC奇偶校验比特和通过编码产生的LDPC奇偶校验比特。这 里，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC编码而产 生的LDPC奇偶校验比特之间。
在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC 奇偶校验比特，并且从重复的LDPC奇偶校验比特之中从第一个LDPC奇偶 校验比特开始附加地选择与通过从附加奇偶校验比特的数量减去被删截的 LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校 验比特。
这里，当从重复的LDPC奇偶校验比特之中从第一个比特开始选择比特 时，可按照重复比特和通过LDPC编码而产生的LDPC奇偶校验比特的顺序 选择比特。另外，在通过LDPC编码而产生的LDPC奇偶校验比特之内，可 以按照不被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺 序来选择比特。
在下文中，将参照图19至图21更加详细地描述根据示例性实施例的用 于产生附加奇偶校验比特的方法。
图19至图21是用于描述根据示例性实施例的在重复被执行时产生附加 奇偶校验比特的方法的示图。在这种情况下，经过重复的LDPC码字
首先，当NAP≤Npunc时，如图20中所示，附加奇偶校验产生器319可从 被删截的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始选择 NAP个比特，以产生附加奇偶校验比特。
因此，针对附加奇偶校验比特，被删截的LDPC奇偶校验比特
当NAP＞Npunc时，如图21中所示，附加奇偶校验产生器319选择所有被 删截的LDPC奇偶校验比特。
因此，针对附加奇偶校验比特，所有被删截的LDPC奇偶校验比特
另外，附加奇偶校验产生器319可从包括重复的LDPC奇偶校验比特和 通过LDPC编码而产生的LDPC奇偶校验比特的LDPC奇偶校验比特之中附 加地选择前NAP-Npunc个比特。
也就是说，由于重复的LDPC奇偶校验比特和通过LDPC编码而产生的 LDPC奇偶校验比特被顺序地布置，因此附加奇偶校验产生器319可从重复 的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始附加地选择 NAP-Npunc个奇偶校验比特。
因此，针对附加奇偶校验比特，LDPC奇偶校验比特
在这种情况下，附加奇偶校验产生器319可将附加地选择的比特添加到 先前选择的比特以产生附加奇偶校验比特。也就是说，如图21中所示，附加 奇偶校验产生器319可将附加地选择的LDPC奇偶校验比特添加到被删截的 LDPC奇偶校验比特以产生附加奇偶校验比特。
作为结果，针对附加奇偶校验比特，
如此，当被删截的比特的数量等于或大于将被产生的附加奇偶校验比特 的数量时，可通过基于删截顺序在被删截的比特之中选择比特来产生附加奇 偶校验比特。另一方面，在其它情况下，可通过选择所有被删截的比特和NAP-Npunc个奇偶校验比特来产生附加奇偶校验比特。
由于当重复未被执行时Nrepeat＝0，因此用于当重复未被执行时产生附加 奇偶校验比特的方法与图19至图21中的Nrepeat＝0的情况相同。
附加奇偶校验比特可被比特交织，并且可被映射到星座。在这种情况下， 针对附加奇偶校验比特的星座可通过与针对在当前帧中发送的L1-细节信令 比特的星座相同的方法来产生，其中，在当前帧中，L1-细节信令比特被重复、 删截并且已经去除了零比特。另外，如图18中所示，在被映射到星座之后， 附加奇偶校验比特可被添加在当前帧之前的发送当前帧的L1-细节信令的帧 中的L1-细节信令块之后。
附加奇偶校验产生器319可将附加奇偶校验比特输出给比特解复用器 323。
如以上参照表10和表11所述，限定置换顺序的按组交织模式可具有两 种模式：第一模式和第二模式。
具体地讲，由于以上的公式30中的B值表示将被删截的LDPC奇偶校 验比特的最小长度，因此根据B值，预定数量的比特可总是被删截，而不考 虑输入信令的长度。例如，在L1-细节模式2下，由于B＝6036并且比特组由 360个比特形成，因此即使当缩减长度是0，也至少有
在这种情况下，由于从最后一个LDPC奇偶校验比特开始执行删截，因 此从构成经过按组交织的LDPC奇偶校验比特的多个比特组之中从最后一个 比特组开始的预定数量的比特组可总是被删截，而不考虑缩减长度。
例如，在L1-细节模式2下，构成经过按组交织的LDPC奇偶校验比特 的36个比特组之中的最后16个比特组可总是被删截。
作为结果，限定置换顺序的按组交织模式中的一些模式表示将总是被删 截的比特组，因此，按组交织模式可被划分成两种模式。具体地讲，按组交 织模式中的限定除了将总是被删截的比特组之外的剩余比特组的模式被称作 第一模式，并且限定将总是被删截的比特组的模式被称作第二模式。
例如，在L1-细节模式2下，由于按组交织模式如以上的表10中那样被 限定，表示在按组交织之后位于第9比特组至第28比特组中的比特组未经过 按组交织的索引(即，Y9＝Xπp(9)＝X9,Y10＝Xπp(10)＝X31,Y11＝Xπp(11)＝X23,...,Y26＝X πp(26)＝X17,Y27＝Xπp(27)＝X35,Y28＝Xπp(28)＝X21)的模式可以是第一模式，并且表示 在按组交织之后位于第29比特组至第44比特组中的比特组未经过按组交织 的索引(即，Y29＝Xπp(29)＝X20,Y30＝Xπp(30)＝X24,Y31＝Xπp(31)＝X44,...,Y42＝Xπp(42)＝X28,Y43＝Xπp(43)＝X39,Y44＝Xπp(44)＝X42)的模式被称作第二模式。
如上所述，第二模式限定不管缩减长度如何在当前帧中将总是被删截的 比特组，并且第一模式限定当缩减长度长时将被附加地删截的比特组，使得 第一模式可被用于确定在删截之后将在当前帧中被发送的LDPC奇偶校验比 特。
具体地讲，根据将被删截的LDPC奇偶校验比特的数量，除了总是被删 截的LDPC奇偶校验比特之外，更多的LDPC奇偶校验比特可被额外地删截。
例如，在L1-细节模式2下，当将被删截的LDPC奇偶校验比特的数量 是7200时，20个比特组需要被删截，并且因此除了将总是被删截的16个比 特组之外，还需要额外地删截四(4)个比特组。
在这种情况下，额外地删截的四(4)个比特组对应于在按组交织之后位 于第25至第28位置的比特组，并且由于这些比特组可根据第一模式来确定 (即，属于第一模式)，因此第一模式可用于确定将被删截的比特组。
也就是说，当被删截的LDPC奇偶校验比特比将被删截的LDPC奇偶校 验比特的最小值更多时，根据哪些比特组位于将总是被删截的比特组之后来 确定哪些比特组将被额外地删截。作为结果，在确定被删截的比特组时，根 据删截方向，可考虑限定位于将总是被删截的比特组之后的比特组的第一模 式。
也就是说，如在前述示例中，当将被删截的LDPC奇偶校验比特的数量 是7200时，除了将总是被删截的16个比特组之外，额外地删截四(4)个比 特组(即，在按组交织被执行之后位于第28、第27、第26和第25位置处的 比特组)。这里，在按组交织之后位于第25至第28位置的比特组根据第一模 式来确定。
作为结果，第一模式可被考虑用于确定将被删截的比特组。另外，除了 被删截的LDPC奇偶校验比特之外的剩余LDPC奇偶校验比特通过当前帧被 发送，因此，第一模式可被考虑用于确定在当前帧中被发送的比特组。
第二模式可用于确定在先前帧中发送的附加奇偶校验比特。
具体地讲，由于被确定为将总是被删截的比特组总是被删截，然后不在 当前帧中被发送，因此这些比特组仅需要位于在按组交织之后比特总是被删 截的位置。因此，这些比特组在按组交织之后位于什么位置是不重要的。
例如，在L1-细节模式2下，在按组交织之前位于第20、第24、第44、…、 第28、第39以及第42位置处的比特组在按组交织之后仅需要位于第29比 特组至第44比特组。因此，这些比特组位于什么位置是不重要的。
如此，限定将总是被删截的比特组的第二模式用于标识将被删截的比特 组。因此，在第二模式下限定比特组之间的顺序在删截操作中是无意义的， 因此，限定将总是被删截的比特组的第二模式可被考虑不用于删截。
然而，为了确定附加奇偶校验比特，在这些比特组之内的将总是被删截 的比特组的位置需要被考虑。
具体地讲，由于通过从被删截的LDPC奇偶校验比特之中从第一个比特 开始选择与预定数量一样多的比特来产生附加奇偶校验比特，因此可根据被 删截的LDPC奇偶校验比特的数量和将被产生的附加奇偶校验比特的数量， 选择将总是被删截的比特组中的至少一些比特组中所包括的比特，作为附加 奇偶校验比特中的至少一些附加奇偶校验比特。
也就是说，当选择的附加奇偶校验比特超过根据第一模式限定的比特组 的数量时，由于从第二模式的开始部分开始顺序地选择附加奇偶校验比特， 因此就附加奇偶校验比特的选择而言，属于第二模式的比特组的顺序是有意 义的。作为结果，限定将总是被删截的比特组的第二模式可被考虑用于确定 附加奇偶校验比特。
例如，在L1-细节模式2下，LDPC奇偶校验比特的总数量是12960，将 总是被删截的比特组的数量是16。
在这种情况下，第二模式可用于根据通过从所有LDPC奇偶校验比特的 数量减去将被删截的LDPC奇偶校验比特的数量并且将相减结果加上将被产 生的附加奇偶校验比特的数量而获得的值是否超过7200来产生附加奇偶校 验比特。这里，7200是构成LDPC奇偶校验比特的比特组之中的除了将总是 被删截的比特组之外的LDPC奇偶校验比特的数量。也就是说， 7200＝(36-16)×360。
具体地讲，当通过以上相减并相加而获得的值等于或小于7200(即， 12960-Npunc+NAP≤7200)时，可根据第一模式来产生附加奇偶校验比特。
然而，当通过以上相减并相加而获得的值超过7200(即，12960-Npunc+NAP＞7200)时，可根据第一模式和第二模式来产生附加奇偶校验比特。
具体地讲，当12960-Npunc+NAP＞7200时，针对附加奇偶校验比特，可选 择位于被删截的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始 的第28位置处的比特组中所包括的比特，并且可选择位于从第29位置开始 的预定位置处的比特组中所包括的比特。
这里，可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇 偶校验比特的数量来确定被删截的LDPC奇偶校验比特之中的第一个LDPC 奇偶校验比特所属的比特组以及在预定位置处的比特组(即，当在被删截的 LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始顺序地选择时， 最终选择的LDPC奇偶校验比特所属的比特组)。
在这种情况下，根据第一模式来确定位于被删截的LDPC奇偶校验比特 之中从第一个LDPC奇偶校验比特开始的第28位置处的比特组，根据第二模 式来确定位于从第29位置开始的预定位置处的比特组。
作为结果，根据第一模式和第二模式来确定附加奇偶校验比特。
如此，第一模式可用于确定将被产生的附加奇偶校验比特以及将被删截 的LDPC奇偶校验比特，第二模式可用于确定将被产生的附加奇偶校验比特 以及不管将由删截器217和删截器318删截的奇偶校验比特的数量如何而将 总是被删截的LDPC奇偶校验比特。
前述示例描述了按组交织模式包括第一模式和第二模式，这仅仅是为了 方便在删截和附加奇偶校验方面的解释。也就是说，按组交织模式可被视为 一个模式而无需被划分成第一模式和第二模式。在这种情况下，按组交织可 被视为针对删截和附加奇偶校验两者利用一个模式来执行。
在前述示例中使用的值(诸如，被删截的LDPC奇偶校验比特的数量) 仅仅是示例值。
零去除器218和零去除器321可从输出自删截器217和删截器318的 LDPC码字中去除由零填充器213和零填充器314填充的零比特，并且将剩 余的比特输出到比特解复用器219和比特解复用器322。
这里，去除操作不仅仅是去除填充的零比特，而且还可包括输出LDPC 码字中的除了填充的零比特之外的剩余比特。
具体地讲，零去除器218和零去除器321可去除由零填充器213和零填 充器314填充的Kldpc-Nouter个零比特。因此，Kldpc-Nouter个填充的零比特被去 除，并且因此可不被发送到接收器200。
例如，如图22中所示，假设构成LDPC码字的多个比特组之中的第一比 特组、第四比特组、第五比特组、第七比特组以及第八比特组中的所有比特 被零比特填充，第二比特组中的一些比特被零比特填充。
在这种情况下，零去除器218和零去除器321可去除填充到第一比特组、 第二比特组、第四比特组、第五比特组、第七比特组以及第八比特组的零比 特。
如此，当零比特被去除时，如图22中所示，可保留由Ksig个信息比特(即， Ksig个L1-基本信令比特和Ksig个L1-细节信令比特)、168个BCH奇偶校验比 特(即，BCH FEC)以及Ninner-Kldpc-Npunc或Ninner-Kldpc-Npunc+Nrepeat个奇偶校 验比特形成的LDPC码字。
也就是说，当重复被执行时，所有的LDPC码字的长度变成NFEC+Nrepeat。 这里，NFEC＝Nouter+Nldpc_parity-Npunc。然而，在重复未被执行的模式下，所有的 LDPC码字的长度变成NFEC。
比特解复用器219和比特解复用器322可对从零去除器218和零去除器 321输出的比特进行交织，对交织的比特进行解复用，然后将它们输出给星 座映射器221和星座映射器324。
为了这种目的，比特解复用器219和比特解复用器322可包括块交织器 (未示出)和解复用器(未示出)。
首先，在块交织器中执行的块交织方案在图23中示出。
具体地讲，在零比特被去除之后的NFEC或NFEC+Nrepeat长度的比特可被连 续地按列写入块交织器中。这里，块交织器的列的数量等于调制阶数，行的 数量是NFEC/ηMOD或(NFEC+Nrepeat)/ηMOD。
另外，在读取操作中，一个星座符号的比特可沿行方向被顺序地读取以 被输入到解复用器。所述操作可持续到列的最后一行。
也就是说，NFEC或(NFEC+Nrepeat)个比特可从第一列的第一行开始沿着列方 向被写入多个列中，并且写入在多个列中的比特沿着行方向从多个列中的第 一行至最后一行被顺序地读取。在这种情况下，在同一行中读取的比特可构 成一个调制符号。
解复用器可对从块交织器输出的比特进行解复用。
具体地讲，在比特被映射到星座之前，解复用器可对经过块交织的比特 组中的每个比特组(即，当在比特组之内在块交织器的同一行中一个比特接 一个比特地读取时输出的比特)进行解复用。
在这种情况下，根据调制阶数可存在两种映射规则。
具体地讲，当QPSK用于调制时，由于星座符号之内的比特的可靠性相 同，因此解复用器不对比特组执行解复用操作。因此，从块交织器读取并输 出的比特组可被映射到QPSK符号，而无需解复用操作。
然而，当高阶调制被使用时，解复用器可基于下面的公式36来对从块交 织器读取并输出的比特组执行解复用。也就是说，比特组可根据下面的公式 36而被映射到QAM符号。
Sdemux_in(i)＝{bi(0)，bi(1)，bi(2)，...，bi(ηMOD-1)}，
Sdemux_out(i)＝{ci(0)，ci(1)，ci(2)，...，ci(ηMOD-1)}，
ci(0)＝bi(i％ηMOD)，ci(1)＝bi((i+1)％ηMOD)，...，ci(ηMOD-1)＝bi((i+ηMOD-1)％ηMOD)
...(36)
在以上的公式36中，％表示模操作，ηMOD是调制阶数。
另外，i是与块交织器的行索引对应的比特组索引。也就是说，被映射到 QAM符号中的每个QAM符号的输出的比特组Sdemux_out(i)可根据比特组索引i 在Sdemux_in(i)中被循环移位。
图24示出对16-非均匀星座(16-NUC)(即，NUC 16-QAM)执行比特 解复用的示例。所述操作可被持续，直到在块交织器中所有的比特组被读取 为止。
比特解复用器323可对从附加奇偶校验产生器319输出的附加奇偶校验 比特执行与由比特解复用器219和比特解复用器322执行的操作相同的操作， 并且将经过块交织和解复用的比特输出给星座映射器325。
星座映射器211、星座映射器324和星座映射器325可将从比特解复用 器219、比特解复用器322和比特解复用器323输出的比特分别映射到星座 符号。
也就是说，星座映射器211、星座映射器324和星座映射器325中的每 个可根据对应的模式使用星座来将Sdemux_out(i)映射到信元字。这里，Sdemux_out(i)可由具有与调制阶数相同的数量的比特来构成。
具体地讲，星座映射器211、星座映射器324和星座映射器325可根据 对应的模式使用QPSK、16-QAM、64-QAM、256-QAM等将从比特解复用器 219、比特解复用器322和比特解复用器323输出的比特映射到星座符号。
在这种情况下，星座映射器211、星座映射器324和星座映射器325可 使用NUC。也就是说，星座映射器211、星座映射器324和星座映射器325 可使用NUC 16-QAM、NUC 64-QAM或NUC 256-QAM。根据对应的模式应 用于L1-基本信令和L1-细节信令的调制方案在以上的表5中被示出。
发送器100可将星座符号映射到帧并且将映射后的符号发送给接收器 200。
具体地讲，发送器100可对与从星座映射器211和星座映射器324输出 的L1-基本信令和L1-细节信令中的每个对应的星座符号进行映射，将与从星 座映射器325输出的附加奇偶校验比特对应的星座符号映射到帧的前导符号。
在这种情况下，发送器100可将基于在当前帧中发送的L1-细节信令而 产生的附加奇偶校验比特映射到当前帧之前的帧。
也就是说，发送器100可将包括与第(i-1)帧对应的L1-基本信令的LDPC 码字比特映射到第(i-1)帧，将包括与第(i-1)帧对应的L1-细节信令的LDPC 码字比特映射到第(i-1)帧，并且额外地将从基于与第i帧对应的L1-细节信 令而产生的LDPC奇偶校验比特中选择产生的附加奇偶校验比特映射到第 (i-1)帧并可将映射后的比特发送给接收器200。
此外，除了L1信令之外，发送器100还可将数据映射到帧的数据符号， 并且将包括L1信令和数据的帧发送到接收器200。
在这种情况下，由于L1信令包括与数据有关的信令信息，因此映射到 每个数据的与数据有关的信令可被映射到相应帧的前导。例如，发送器100 可将包括与映射到第i帧的数据有关的信令信息的L1信令映射到第i帧。
作为结果，接收器200可使用从帧获取的信令从对应帧接收数据，以便 进行处理。
图25和图26是用于描述根据示例性实施例的接收器的配置的框图。
具体地讲，如图25中所示，接收器200可包括用于处理L1-基本信令的 星座解映射器2510、复用器2520、对数似然比(LLR)插入器2530、LLR 组合器2540、奇偶校验解置换器2550、LDPC解码器2560、零去除器2570、 BCH解码器2580以及解扰器2590。
另外，如图26中所示，接收器200可包括用于处理L1细节信令的星座 解映射器2611和2612、复用器2621和2622、LLR插入器2630、LLR组合 器2640、奇偶校验解置换器2650、LDPC解码器2660、零去除器2670、BCH 解码器2680、解扰器2690以及解分割器2695。
这里，图25和图26中所示的组件分别执行与图9和图10中所示的组件 的功能对应的功能，这仅仅是一个示例，在一些情况下，组件中的一些组件 可被省略或改变并且可添加其它组件。
接收器200可使用帧的引导来获取帧同步，并且使用引导中所包括的用 于处理L1-基本信令的信息从帧的前导接收L1-基本信令。
另外，接收器200可使用L1-基本信令中所包括的用于处理L1-细节信令 的信息从前导接收L-1细节信令，并且使用L1-细节信令从帧的数据符号接收 用户所需要的广播数据。
因此，接收器200可确定在发送端100使用的用于处理L1-基本信令和 L1-细节信令的模式，根据确定的模式处理从发送器100接收的信号以接收 L1-基本信令和L1-细节信令。为了这样的目的，接收器200可预先存储与在 发送器100使用的参数有关的信息以根据对应的模式来处理信令。
如此，L1-基本信令和L1-细节信令可从前导被顺序地获取。在图25和 图26的描述中，为了解释的方便，执行相同功能的组件将被一起描述。
星座解映射器2510、星座解映射器2611以及星座解映射器2612对从发 送器100接收的信号进行解调。
具体地讲，星座解映射器2510、星座解映射器2611以及星座解映射器 2612是分别与发送器100的星座映射器221、星座映射器324和星座映射器 325对应的组件，并且可对从发送器100接收到的信号进行解调并产生与从 发送器100发送的比特对应的值。
也就是说，如上所述，发送器100将包括L1-基本信令的LDPC码字和 包括L1-细节信令的LDPC码字映射到帧的前导，并且将映射后的LDPC码 字发送给接收器200。另外，在一些情况下，发送器100可将附加奇偶校验 比特映射到帧的前导并且将映射后的比特发送到接收器200。
作为结果，星座解映射器2510和星座解映射器2611可产生与包括L1- 基本信令的LDPC码字比特和包括L1-细节信令的LDPC码字比特对应的值。 另外，星座解映射器2612可产生与附加奇偶校验比特对应的值。
为了这个目的，接收器200可预先存储与由发送器100根据对应的模式 对L1-基本信令、L1-细节信令和附加奇偶校验比特进行调制所使用的调制方 案有关的信息。因此，星座解映射器2510、星座解映射器2611和星座解映 射器2612可根据对应的模式对从发送器100接收的信号进行解调以产生与 LDPC码字比特和附加奇偶校验比特对应的值。
与从发送器100发送的比特对应的值是基于接收到的比特是0和1的概 率而计算的值，作为替代，概率本身也可用作与每个比特对应的值。作为另 一示例，所述值还可以是似然比(LR)或LLR值。
具体地讲，LR值可表示从发送器100发送的比特是0的概率与所述比特 是1的概率的比例，LLR值可表示通过对从发送器100发送的比特是0的概 率与所述比特是1的概率取对数而获得的值。
前述示例使用LR值或LLR值，这仅仅是一个示例。根据另一示例性实 施例，除了LR或LLR值之外的接收到的信号本身也可被使用。
复用器2520、复用器2621以及复用器2622对从星座解映射器2510、星 座解映射器2611和星座解映射器2612输出的LLR值执行复用。
具体地讲，复用器2520、复用器2621以及复用器2622是与发送器100 的比特解复用器219、比特解复用器322和比特解复用器323对应的组件， 并且可分别执行与比特解复用器219、比特解复用器322和比特解复用器323 的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100执行解复用和块 交织所使用的参数有关的信息。因此，复用器2520、复用器2621以及复用 器2622可对与信元字对应的LLR值反向地执行比特解复用器219、比特解复 用器322和比特解复用器323的解复用和块交织操作，以便以比特为单位对 与信元字对应的LLR值进行复用。
LLR插入器2530和LLR插入器2630可分别将针对经过删截和缩减的比 特的LLR值插入到从复用器2520和复用器2621输出的LLR值。在这种情 况下，LLR插入器2530和LLR插入器2630可将预定的LLR值插入到从复 用器2520和复用器2621输出的LLR值之间，或插入到从复用器2520和复 用器2621输出的LLR值的头部或尾部。
具体地讲，LLR插入器2530和LLR插入器2630是分别与发送器100 的零去除器218和321以及删截器217和318对应的组件，并且可分别执行 与零去除器218和321以及删截器217和318的操作对应的操作。
首先，LLR插入器2530和LLR插入器2630可将与零比特对应的LLR 值插入到LDPC码字中填充零比特的位置。在这种情况下，与填充的零比特 (即，缩减的零比特)对应的LLR值可以是∞或-∞。然而，∞或-∞是理论 上的值，但是实际上可以是接收器200中使用的LLR值的最大值或最小值。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 填充零比特所使用的参数和/或模式有关的信息。因此，LLR插入器2530和 LLR插入器2630可根据对应的模式来确定LDPC码字中填充零比特的位置， 并且将与缩减的零比特对应的LLR值插入到对应的位置中。
另外，LLR插入器2530和LLR插入器2630可将与被删截的比特对应的 LLR值插入到被删截的比特在LDPC码字中的位置。在这种情况下，与被删 截的比特对应的LLR值可以是0。然而，LLR组合器2540和LLR组合器2640 用于将针对特定比特的LLR值更新为更加正确的值。然而，针对特定比特的 LLR值也可从接收到的LLR值被解码，而无需LLR组合器2540和LLR组 合器2640，并且在一些情况下，LLR组合器2540和LLR组合器2640可被 省略。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 执行删截所使用的参数和/或模式有关的信息。因此，LLR插入器2530和LLR 插入器2630可根据对应的模式确定被删截的LDPC奇偶校验比特的长度并且 将对应的LLR值插入到LDPC奇偶校验比特被删截的位置。
当在附加奇偶校验比特之中附加奇偶校验比特是从被删截的比特中选择 的时，LLR插入器2630可将与接收到的附加奇偶校验比特对应的LLR值(而 非针对被删截的比特的LLR值'0')插入到被删截的比特的位置中。
LLR组合器2540和LLR组合器2640可将从LLR插入器2530和LLR 插入器2630输出的LLR值与从复用器2622输出的LLR值组合(即，相加)。
具体地讲，LLR组合器2540是与发送器100的重复器216对应的组件， 并且可执行与重复器216的操作对应的操作。可选择地，LLR组合器2640 是与发送器100的重复器317和附加奇偶校验产生器319对应的组件，并且 可执行与重复器317和附加奇偶校验产生器319的操作对应的操作。
首先，LLR组合器2540和LLR组合器2640可将与重复比特对应的LLR 值与其他LLR值组合。这里，其它LLR值可以是作为发送器100产生重复 比特的基础的比特，即，被选作重复对象的LDPC奇偶校验比特的LLR值。
也就是说，如上所述，发送器100可从LDPC奇偶校验比特中选择比特 并且在LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特之间重 复选择的比特，并且将重复比特发送给接收器200。
作为结果，针对LDPC奇偶校验比特的LLR值可由针对重复的LDPC奇 偶校验比特的LLR值和针对非重复的LDPC奇偶校验比特(即，通过LDPC 编码产生的LDPC奇偶校验比特)的LLR值形成。因此，LLR组合器2540 和LLR组合器2640可将针对相同的LDPC奇偶校验比特的LLR值组合。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 执行重复所使用的参数有关的信息。作为结果，LLR组合器2540和LLR组 合器2640可确定重复的LDPC奇偶校验比特的长度，确定作为重复的基础的 比特的位置，并且将针对重复的LDPC奇偶校验比特的LLR值与针对作为重 复的基础且通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合。
例如，如图27和图28中所示，LLR组合器2540和LLR组合器2640 可将针对重复的LDPC奇偶校验比特的LLR值与针对作为重复的基础且通过 LDPC编码产生的LDPC奇偶校验比特的LLR值组合。
当LDPC奇偶校验比特被重复n次时，LLR组合器2540和LLR组合器 2640可将针对处于相同位置的比特的LLR值组合n次或更少次。
例如，图27示出除了被删截的比特之外的LDPC奇偶校验比特中的一些 LDPC奇偶校验比特被重复一次的情况。在这种情况下，LLR组合器2540和 LLR组合器2640可将针对重复的LDPC奇偶校验比特的LLR值与针对通过 LDPC编码产生的LDPC奇偶校验比特的LLR值组合，然后输出组合的LLR 值，或者输出针对接收到的重复的LDPC奇偶校验比特的LLR值或针对接收 到的通过LDPC编码产生的LDPC奇偶校验比特的LLR值，而不将它们组合。
作为另一示例，图28示出以下情况：发送的未被删截的LDPC奇偶校验 比特中的一些LDPC奇偶校验比特被重复两次，剩余部分被重复一次，并且 被删截的LDPC奇偶校验比特被重复一次。
在这种情况下，LLR组合器2540和LLR组合器2640可通过与以上描述 的方案相同的方案对被重复一次的所述剩余部分和被删截的比特进行处理。 然而，LLR组合器2540和LLR组合器2640可如下文那样对重复两次的部分 进行处理。在这种情况下，为了描述的方便，通过将LDPC奇偶校验比特中 的一些LDPC奇偶校验比特重复两次而产生的两个部分之一被称作第一部分， 所述两个部分中的另一部分被称作第二部分。
具体地讲，LLR组合器2540和LLR组合器2640可将针对第一部分和第 二部分中的每个部分的LLR值与针对LDPC奇偶校验比特的LLR值组合。 可选地，LLR组合器2540和LLR组合器2640可将针对第一部分的LLR值 与针对LDPC奇偶校验比特的LLR值组合，将针对第二部分的LLR值与针 对LDPC奇偶校验比特的LLR值组合，或者将针对第一部分的LLR值与针对第二部分的LLR值组合。可选择地，LLR组合器2540和LLR组合器2640 可输出针对第一部分的LLR值、针对第二部分的LLR值、针对剩余部分和 被删截的比特的LLR值，而无需单独的组合。
另外，LLR组合器2640可将与附加奇偶校验比特对应的LLR值与其它 LLR值组合。这里，所述其它LLR值可以是作为通过发送器100产生附加奇 偶校验比特的基础的LDPC奇偶校验比特，即，针对选择的用于产生附加奇 偶校验比特的LDPC奇偶校验比特的LLR值。
也就是说，如上所述，发送器100可将针对当前帧中发送的L1-细节信 令的附加奇偶校验比特映射到先前帧并且将映射后的比特发送给接收器200。
在这种情况下，附加奇偶校验比特可包括被删截且未在当前帧中被发送 的LDPC奇偶校验比特，并且在一些情况下，还可包括当前帧中发送的LDPC 奇偶校验比特。
作为结果，LLR组合器2640可将针对通过当前帧接收到的附加奇偶校 验比特的LLR值与插入到通过下一帧接收到的LDPC码字中的被删截的 LDPC奇偶校验比特的位置中的LLR值和针对通过所述下一帧接收到的 LDPC奇偶校验比特的LLR值组合。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 产生附加奇偶校验比特所使用的参数和/或模式有关的信息。作为结果，LLR 组合器2640可确定附加奇偶校验比特的长度，确定作为产生附加奇偶校验比 特的基础的LDPC奇偶校验比特的位置，并且将针对附加奇偶校验比特的 LLR值与针对作为产生附加奇偶校验比特的基础的LDPC奇偶校验比特的 LLR值组合。
奇偶校验解置换器2550和奇偶校验解置换器2650可分别对从LLR组合 器2540和LLR组合器2640输出的LLR值进行解置换。
具体地讲，奇偶校验解置换器2550和奇偶校验解置换器2650是与发送 器100的奇偶校验置换器215和奇偶校验置换器316对应的组件，并且可分 别执行与奇偶校验置换器215和奇偶校验置换器316的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 执行按组交织和奇偶校验交织所使用的参数和/或模式有关的信息。因此，奇 偶校验解置换器2550和奇偶校验解置换器2650可对与LDPC码字比特对应 的LLR值逆向地执行奇偶校验置换器215和奇偶校验置换器316的按组交织 和奇偶校验交织操作(即，执行按组解交织和奇偶校验解交织操作)，以分别 对与LDPC码字比特对应的LLR值执行奇偶校验解置换。
LDPC解码器2560和LDPC解码器2660可分别基于从奇偶校验解置换 器2550和奇偶校验解置换器2650输出的LLR值执行LDPC解码。
具体地讲，LDPC解码器2560和LDPC解码器2660是与发送器100的 LDPC编码器214和LDPC编码器315对应的组件，并且可分别执行与LDPC 编码器214和LDPC编码器315的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 执行LDPC编码所使用的参数有关的信息。因此，LDPC解码器2560和可根 据对应的模式基于从奇偶校验解置换器2550和奇偶校验解置换器2650输出 的LLR值来执行LDPC解码。
例如，LDPC解码器2560和LDPC解码器2660可基于和积算法通过迭 代解码基于从奇偶校验解置换器2550和奇偶校验解置换器2650输出LLR值 来执行LDPC解码，并且根据LDPC解码来输出纠错后的比特。
零去除器2570和零去除器2670可分别从输出自LDPC解码器2560和 LDPC解码器2660的比特去除零比特。
具体地讲，零去除器2570和零去除器2670是与发送器100的零填充器 213和零填充器314对应的组件，并且可分别执行与零填充器213和零填充 器314的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100根据对应的模式 填充零比特所使用的参数和/或模式有关的信息。作为结果，零去除器2570 和零去除器2670可分别从输出自LDPC解码器2560和LDPC解码器2660 的比特去除由零填充器213和零填充器314填充的零比特。
BCH解码器2580和BCH解码器2680可分别对从零去除器2570和零去 除器2670输出的比特执行BCH解码。
具体地讲，BCH解码器2580和BCH解码器2680是与发送器100的BCH 编码器212和BCH编码器313对应的组件，并且可分别执行与BCH编码器 212和BCH编码器313的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100执行BCH编码所 使用的参数有关的信息。作为结果，BCH解码器2580和BCH解码器2680 可通过对从零去除器2570和零去除器2670输出的比特执行BCH编码来纠错， 并且输出纠错后的比特。
解扰器2590和解扰器2690可分别对从BCH解码器2580和BCH解码 器2680输出的比特进行解扰。
具体地讲，解扰器2590和解扰器2690是与发送器100的加扰器211和 加扰器312对应的组件，并且可执行与加扰器211和加扰器312的操作对应 的操作。
为了这样的目的，接收器200可预先存储与发送器100执行加扰所使用 的参数有关的信息。作为结果，解扰器2590和解扰器2690可分别对从BCH 解码器2580和BCH解码器2680输出的比特进行解扰。
作为结果，从发送器100发送的L1-基本信令可被恢复。另外，当发送 器100不对L1-细节信令执行分割时，从发送器100发送的L1-细节信令也可 被恢复。
然而，当发送器100对L1-细节信令执行分割时，解分割器2695可对从 解扰器2690输出的比特执行解分割。
具体地讲，解分割器2695是与发送器100的分割器311对应的组件，并 且可执行与分割器311的操作对应的操作。
为了这样的目的，接收器200可预先存储与发送器100执行分割所使用 的参数有关的信息。作为结果，解分割器2695可将从解扰器2690输出的比 特(即，L1-细节信令的片段)组合以恢复分割前的L1-细节信令。
与L1信令的长度有关的信息如图29中所示被提供。因此，接收器200 可计算L1-细节信令的长度和附加奇偶校验比特的长度。
参照图29，由于L1-基本信令提供与L1-细节总信元有关的信息，因此 接收器200需要计算L1-细节信令的长度和附加奇偶校验比特的长度。
具体地讲，当L1-基本信令的L1B_L1_Detail_additional_parity_mode不 是0时，由于与给定的L1B_L1_Detail_total_cells有关的信息表示总信元长度(＝NL1_detail_total_cells)，因此接收器200可基于下面的公式37至公式40来计算 L1-细节信令的长度NL1_detail_cells和附加奇偶校验比特的长度NAP_total_cells。
NL1_FEC_cells＝(Nouter+Nrepeat+Nldpc_pariy-Npunc)/ηMOD＝NFEC/ηMOD…(37)
NL1_detail_cells＝NL1D_FECFRAME×NL1_FEC_cells…(38)
NAP_total_cells＝NL1_detail_total_cells-NL1_detail_cells…(39)
在这种情况下，基于以上的公式37至公式39，NAP_total_cells值可基于可从 与L1-基本信令的L1B_L1_Detail_total_cells有关的信息获得的NL1_detail_total_cells值、NFEC、NL1D_FECFRAME、以及调制阶数ηMOD来获得。作为示例，NAP_total_cells可基于以下的公式40来计算。
NAP_total_cells＝NL1_detail_total_cells-NL1D_FECFRAME×NFEC/ηMOD…(40)
同时，L1-基本信令字段的语法和字段语义如下面的表14。
[表14]
作为结果，接收器200可基于发送到接收的L1细节信元之中的 NAP_total_cells个信元的附加奇偶校验比特来执行接收器针对下一帧中的附加奇 偶校验比特的操作。
图30是用于描述根据示例性实施例的由发送器产生附加奇偶校验的方 法的流程图。
首先，通过对输入比特进行编码来产生奇偶校验比特(S2810)。
接下来，对奇偶校验比特进行交织，并基于按组交织模式对构成经过交 织的奇偶校验比特的多个比特组进行按组交织以执行奇偶校验置换，其中， 按组交织模式包括第一模式和第二模式(S2820)。
另外，对经过奇偶校验置换的奇偶校验比特中的一些奇偶校验比特进行 删截(S2830)，并且选择被删截的奇偶校验比特中的至少一些奇偶校验比特 以产生将在先前帧中发送的附加奇偶校验比特(S2840)。
这里，根据第一模式和第二模式来确定附加奇偶校验比特，第一模式是 用于确定在删截之后所剩余的将在当前帧中发送的奇偶校验比特的模式，第 二模式是用于确定将在先前帧中发送的附加奇偶校验比特的模式。
具体地，第二模式表示多个比特组之中的将总是被删截的比特组，通过 根据基于第二模式确定的将总是被删截的比特组的顺序，选择包括在将总是 被删截的比特组中的比特中的至少一些比特，来产生附加奇偶校验比特。
在操作S2820，构成基于上述的公式11被交织的奇偶校验比特的多个比 特组可被按组交织。在这种情况下，可基于上述的表4确定针对第二模式的 置换顺序。
在操作S2810，可以以6/15的码率对6480个输入比特进行编码以产生 9720个奇偶校验比特。在这种情况下，删截了一些奇偶校验比特的LDPC码 字可通过QPSK被映射到星座符号以被发送到接收器。
以上描述了用于产生附加奇偶校验比特的详细方法，因此，重复描述被 省略。
根据示例性实施例，可提供一种非暂时性计算机可读介质，其中，执行 以上描述的各种方法的程序被存储在所述非暂时性计算机可读介质中。所述 非暂时性计算机可读介质不是暂时在其中存储数据的介质(诸如，寄存器、 缓存器、内存等)，而是意指至少半永久地在其中存储数据并且可被装置(诸 如，微处理器)读取的介质。具体地讲，以上描述的各种应用或程序可在非 暂时性计算机可读介质(诸如，压缩盘(CD)、数字通用盘(DVD)、硬盘、 蓝光盘、通用串行总线(USB)、存储卡、只读存储器(ROM)等)中被存 储和提供。
根据示例性实施例，如图1、9、10、25和26中示出的由方框表示的组 件、元件、模块或单元中的至少一个可被实现为执行以上描述的各个功能的 各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元 中的至少一些可使用可通过一个或更多个微处理器或者其它控制设备的控制 来执行各个功能的直接的电路结构(诸如，存储器、处理器、逻辑电路、查 找表等)。另外，这些组件、元件、模块或单元中的至少一个可由包含用于执 行特定逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来 专门实现，并且可由一个或更多个微处理器或其它控制设备来执行。另外， 这些组件、元件、模块或单元中的至少一个还可包括执行各个功能的处理器 (诸如，中央处理器(CPU))、微处理器等，或者由处理器、微处理器等来 实现。这些组件、元件、模块或单元中的两个或更多个可被组合成执行组合 的两个或更多个组件、元件、模块或单元的所有操作或功能的单个组件、元 件、模块或单元。另外，这些组件、元件、模块或单元中的至少一个的功能 的至少一部分功能可由这些组件、元件、模块或单元中的另一个来执行。另 外，虽然在以上的框图中总线未被示出，但是组件、元件、模块或单元之间 的通信可通过总线来执行。以上示例性实施例的功能方面可按照在一个或更 多个处理器上执行的算法来实现。另外，由框或处理步骤表示的组件、元件、 模块或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数 量的现有技术。
虽然在上文中已经示出并描述了发明构思的示例性实施例，但是发明构 思不限于上述示例性实施例，而是可在不脱离权利要求中公开的本发明构思 的范围和精神的情况下被本发明构思所属领域的技术人员以各种方式修改。 例如，示例性实施例被描述涉及BCH编码和解码以及LDPC编码和解码。然 而，这些实施例不将本发明构思仅限制为特定编码和解码，相反，可使用必 要的修改将本发明构思应用于不同类型的编码和解码。这些修改也应该被理 解为落入本发明构思的范围。
【工业适用性】
-
【序列表文本】
-
