超声波指纹识别像素结构、芯片及电子设备
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种超声波指纹识别像素结构、一种超声波指纹识别芯片以及一种具有指纹识别功能的电子设备。
背景技术
目前，指纹识别技术已经成为生物识别领域的热点之一，并广泛应用于消费电子、门禁系统、信息采集等各种涉及用户信息验证的应用中。以应用于移动终端的指纹识别技术为例，目前占据主流的是电容式指纹识别技术，然而，随着业界对于手机全面屏的需求，指纹识别要求能够穿透1mm厚以上的介质层(如玻璃、金属、塑料或者显示屏和玻璃)。这一要求对于电容式指纹识别技术来说是一个难题，其对于该问题常采用对识别区域下方的玻璃屏幕挖孔或者刻槽来妥协，然而该方法严重破坏了屏幕的完整性，使得挖孔或者刻槽区域失去了显示功能，同时容易导致显示屏生产良率的降低和成本的增加。
相比较而言，光学指纹识别技术和超声波指纹识别技术均具有更强的介质层穿透能力，能够穿透大于1mm的玻璃介质，可以最大限度的保证显示屏的完整性。但是，光学指纹识别技术主要采集的是手指的表皮纹路，防伪性较差，而且，光学指纹识别技术和电容式指纹识别技术对于湿手指的识别效果都很差。而超声波指纹识别技术利用超声波具有穿透性的特征，可以通过指纹识别模组发出的特定频率的超声波扫描手指，利用不同指纹对超声波反射信号的不同，建立三维指纹图形，并且对手指表面的清洁程度以及应用设备(如手机)的外观没有太多限制，除了采集手指的表皮纹路之外，还能采集真皮纹路，具有更高的安全性，并且，超声波指纹识别技术可以分辨出水和皮肤声阻抗的差别，所以可以很好地识别湿手指。因而，超声波指纹识别技术成为了指纹识别的重要发展方向之一。
超声波指纹识别技术使用的识别单元主要为压电超声换能器。压电超声换能器利用压电材料的逆压电效应，只要在压电薄膜上下两面的底电极和顶电极施加一定频率的电压，压电薄膜就会振动而产生超声波。超声波向介质中传播，遇到要识别的手指，因为手指的谷和脊声阻抗存在区别，使得反射回来的声波信号的幅值、相位和频率中的至少一个产生区别，因而反射回来的声波信号传到压电薄膜表面会引起不同振动特点的振动，相应地可以采集到不同的电信号，通过对电信号进行分析即可以实现指纹信息的采集。
虽然从原理上看，超声波指纹识别技术可以实现更好的穿透力和更高的安全性，但与目前成熟的电容式指纹识别技术相比较，超声波指纹识别制造工艺仍不够成熟。具体而言，目前的超声波指纹识别芯片的制造工艺主要包括以下三部分：
第一部分工艺：基于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺实现信号处理器芯片制造;
第二部分工艺：基于MEMS(Micro Electro Mechanical System，微机电系统)工艺实现压电超声换能器芯片制造;
第三部分工艺：将信号处理器芯片和压电换能器芯片通过晶圆键合工艺集成为一个芯片，即超声波指纹识别芯片。
由于要形成的超声波指纹识别芯片应具有感应指纹并进行识别的识别区域，为了捕获手指表面不同区域的反射信号，现有的超声波指纹识别芯片要在识别区域形成超声波指纹识别像素阵列，其中每个超声波指纹识别像素可以感应相应位置的指纹信号，因而，一个方面，上述现有超声波指纹识别芯片的制造工艺中，通过第一部分工艺得到的是CMOS芯片为形成有CMOS信号处理电路的晶圆，即信号处理器晶圆，其中，信号处理器晶圆在识别区域设置的是CMOS像素电路阵列，CMOS像素电路阵列可包括阵列排布的CMOS信号电路单元，每个CMOS信号电路单元会设置有朝向键合面的、用于与压电超声换能器电连接的接触垫;另一方面，上述现有超声波指纹识别芯片的制造工艺中，通过第二部分工艺得到的是形成有MEMS结构的压电超声换能器的晶圆，即MEMS换能器晶圆，并且，对应于识别区域，MEMS换能器晶圆包括MEMS换能器像素阵列，MEMS换能器像素阵列可包括与信号处理器晶圆上的CMOS信号电路单元一一对应排布的压电换能器单元。
另外，对于MEMS换能器晶圆，每个压电换能器单元均包括空腔以及设置于空腔上的压电薄膜，因此MEMS换能器像素阵列上会设置有空腔阵列以及设置于空腔之间的隔离区。为了提高指纹识别质量，对于单个压电换能器单元，其空腔应设置得较大，同时，为了提高指纹识别的敏感度，在超声波指纹识别芯片的识别区域应设置尽量多的压电换能器单元，也就是说，MEMS换能器像素阵列中位于空腔之间的隔离区的范围要设置的较小，因而在第三部分工艺中，在将信号处理器晶圆和MEMS换能器晶圆键合在一起时，对将信号处理器晶圆上位于识别区域的各个CMOS信号电路单元与压电换能器晶圆上位于识别区域的各个压电换能器单元对准的精度要求很高，导致第三部分工艺中的键合步骤难度提高。此外，现有超声波指纹识别像素及芯片的制造工艺常需要三块晶圆(因为MEMS换能器晶圆常需要两片晶圆制作)，成本较高。因此，现有超声波指纹识别像素结构及芯片的制造工艺复杂，且容易导致所制造的超声波指纹识别像素结构及芯片的性能和良率均受到不良影响，限制了大规模量产。
发明内容
为了降低制造成本，同时提高超声波指纹识别芯片的性能，本发明提供一种超声波指纹识别像素结构以及一种超声波指纹识别芯片，另外，本发明还提供一种具有指纹识别功能的电子设备。
一方面，本发明提供一种超声波指纹识别像素结构，形成于与所述超声波指纹识别像素结构对应的CMOS信号电路单元表面，所述CMOS信号电路单元具有第一接触垫和第二接触垫，所述超声波指纹识别像素结构包括：
空腔，设置于绝缘层内，所述绝缘层设置于所述CMOS信号电路单元表面;
激励层，覆盖所述空腔，所述激励层包括顶电极、底电极以及设置于所述顶电极和底电极之间的压电层;
第一导电通孔，贯穿所述激励层和所述绝缘层而分别电性连通所述顶电极与所述第一接触垫;
第二导电通孔，贯穿所述激励层和所述绝缘层而分别电性连通所述底电极与所述第二接触垫;以及，
所述CMOS信号电路单元通过所述第一接触垫和第二接触垫给与之对应的所述超声波指纹识别像素结构施加激励信号，或者接收所述超声波指纹识别像素结构换能形成的电信号。
可选的，所述超声波指纹识别像素结构还包括至少一个释放孔，所述释放孔贯穿所述激励层与所述空腔连通。
可选的，所述释放孔贯穿所述空腔正上方的所述压电层且靠近所述空腔的边缘。
可选的，所述超声波指纹识别像素结构还包括弹性层，所述弹性层形成于所述激励层表面且覆盖所述释放孔。所述弹性层用于调节所述空腔上的所述底电极、压电层、顶电极和弹性层形成的薄膜的振动模态。
可选的，所述激励层的底电极和顶电极是图案化的。
可选的，所述压电层与所述空腔边缘处的所述绝缘层表面接触。
可选的，所述激励层中，所述顶电极包括位于所述空腔正上方的顶电极主体部分以及第一支肋;所述第一支肋的一端与所述顶电极主体部分连接，另一端延伸至所述第一导电通孔。
可选的，所述激励层中，所述底电极包括位于所述空腔正上方的底电极主体部分以及第二支肋;所述第二支肋的一端与所述底电极主体部分连接，另一端延伸至所述第二导电通孔。
可选的，所述第一导电通孔贯穿所述激励层中的所述顶电极和所述压电层。
可选的，所述第二导电通孔贯穿所述激励层中所述底电极和所述压电层。
所述第一导电通孔和/或所述第二导电通孔呈圆形、三角形、四边形、五边形或者六边形。
可选的，所述CMOS信号电路单元与所述绝缘层之间还形成有钝化层，所述钝化层覆盖所述第一接触垫和第二接触垫并具有平坦的上表面，所述第一导电通孔和所述第二导电通孔均贯穿所述钝化层。
一个方面，本发明提供一种超声波指纹识别芯片，所述超声波指纹识别芯片包括设置于硅基底上的超声波指纹识别区，所述超声波指纹识别区设置有呈阵列排布的若干上述超声波指纹识别像素结构。
可选的，若干相邻所述超声波指纹识别像素结构中的所述弹性层连续;和/或，若干相邻所述超声波指纹识别像素结构中的所述压电层连续。
可选的，若干相邻所述超声波指纹识别像素结构中的底电极和或顶电极相互分隔，且各底电极的图案相同，各顶电极的图案相同。
一方面，本发明提供一种具有指纹识别功能的电子设备，所述电子设备具有指纹识别区，所述指纹识别区下设置有上述超声波指纹识别芯片。
本发明提供的超声波指纹识别像素结构，形成于对应的CMOS信号电路单元表面，CMOS信号电路单元的第一接触垫和第二接触垫分别通过导电通孔与激励层中的顶电极和底电极电性连接，可以通过CMOS信号电路单元的两个接触垫给与之对应的所述超声波指纹识别像素结构施加激励信号，或者接收所述超声波指纹识别像素结构换能形成的电信号。由于在单一基底上集成了CMOS信号电路和压电换能器，避免了键合工艺，成本较低，降低了制造难度，有助于提高芯片性能。并且该超声波指纹识别像素结构在满足与CMOS信号电路单元互联的基础上设计简洁，有助于优化超声波指纹识别芯片的设计，提升性能。
本发明提供的超声波指纹识别芯片，可以在未采用键合工艺的条件下，实现CMOS芯片和压电换能器的集成，其制作可以通过标准半导体工艺实施，各个超声波指纹识别单元的位置精度相对于键合工艺可以得到提高，并且可靠性也得到了提高，有助于提高芯片性能，降低成本。并且，每个超声波指纹识别像素结构设置有两个导电通孔与CMOS信号电路单元电连接，来自CMOS信号电路单元的激励信号以及反馈至CMOS信号电路单元的反馈信号可以由位于超声波指纹识别区外并与CMOS信号电路单元内部电路连接的信号处理电路提供或处理，有助于缩小超声波指纹识别单元的面积，在设计超声波指纹识别芯片时，对于限定尺寸的超声波指纹识别区，可以设置较多的超声波指纹识别像素结构或识别单元，有助于提高超声波指纹识别单元的设计密度，从而有助于提高指纹识别的灵敏度。此外，第一导电通孔和第二导电通孔可以在硅基底的法线方向上设置，这样有助于减少相邻空腔之间的隔离区的面积，在设计超声波指纹识别区时，便于提高空腔的面积占比，从而有助于提高指纹识别性能。
本发明提供的具有指纹识别功能的电子设备中设置了上述超声波指纹识别芯片，由于所述超声波指纹识别芯片具有上述优点，有助于提高所述电子设备的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请一实施例的超声波指纹识别芯片的制造方法的流程图。
图2A为本申请一实施例中基于CMOS工艺在硅基底中形成的CMOS信号电路单元的剖面示意图。
图2B为本申请一实施例中在CMOS信号电路单元的上表面形成绝缘层后的剖面示意图。
图2C为本申请一实施例中在绝缘层上开设空腔后的剖面示意图。
图2D为本申请一实施例中用牺牲材料填平空腔后的剖面示意图。
图2E为本申请一实施例中在绝缘层上形成激励层的底电极及第二支肋后的剖面示意图。
图2F为本申请一实施例中在底电极上形成压电层后的剖面示意图。
图2G为本申请一实施例中在压电层上形成激励层的顶电极及第一支肋后的剖面示意图。
图2H为本申请一实施例中在硅基底上形成第一通孔和第二通孔后的剖面示意图。
图2I为本申请一实施例中在第一通孔内形成第一导电通孔并在第二通孔内形成第二导电通孔后的剖面示意图。
图2J为本申请一实施例中在压电层中开设释放孔、并通过释放孔去除空腔中的牺牲材料后的剖面示意图。
图2K为本申请一实施例中在压电层上形成密封层后的剖面示意图。
图3为本申请一实施例的超声波指纹识别芯片的识别区的照片。
图4为本申请一实施例中的电子设备的结构示意图。
附图标记说明：
101-CMOS芯片;102-接触垫;103-钝化层;104-绝缘层;105-空腔;106-牺牲材料;107-底电极主体部分;108-第二支肋;109-压电层;110-顶电极主体部分;111-第一支肋;112-第一通孔;113-第二通孔;114-第一导电通孔;115-第二导电通孔;116-第一释放孔;117-第二释放孔;118-密封层;300-智能手机;301-超声波指纹识别芯片。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都应当属于本申请保护的范围。例如在下面描述中，在第一部件上方形成第二部件，可以包括第一部件和第二部件以直接接触方式形成的实施例，还可以包括第一部件和第二部件以非直接接触方式(即第一部件和第二部件之间还可以包括额外的部件)形成的实施例等。
而且，为了便于描述，本申请一些实施例可以使用诸如“在…上方”、“在…之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为“在”其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为“在”其它元件或部件“上方”或“之上”。
为了清楚起见，在用于辅助说明本发明实施例的全部附图中，对相同部件原则上标记相同的标号，而省略对其重复的说明，但附图不会将所有相同构件的标号标于每个图中。
如背景技术所述，现有的超声波指纹识别制造工艺较为复杂，成本较高，也导致了制得的超声波指纹识别像素及超声波指纹识别芯片的性能和良率较差，对大规模的量产构成了限制。
以下首先结合实施例，对用来制造本发明的超声波指纹识别芯片的方法进行介绍。方便起见，本实施例下面描述的制造方法，主要以位于指纹识别芯片识别区域的若干超声波指纹识别像素中的一个的制造为例进行说明。但应当理解，在识别区域要制造的超声波指纹识别像素不止一个，并且，它们均设置在同一二维平面内，因而可以同时形成。
图1是本发明一实施例的超声波指纹识别芯片的制造方法的流程图。参考图1，所述超声波指纹识别芯片的制造方法可以包括以下步骤：
第一步骤S101：基于CMOS工艺形成信号处理器;
第二步骤S102：在所述信号处理器的上表面形成绝缘层;
第三步骤S103：在所述绝缘层上基于MEMS工艺形成压电换能器，并将所述压电换能器与所述信号处理器进行电性连接。
可见，上述第一步骤S101中，基于CMOS工艺形成信号处理器的过程实际上为在基底上制造用来向上方的具有压电换能功能的激励层施加激励信号或者接收反馈信号的CMOS信号电路的过程，所述基底例如为硅基底，完成CMOS芯片工艺后的硅基底此处称为CMOS芯片。所述硅基底上具有用来指纹识别的区域即超声波指纹识别区，所述CMOS芯片在超声波指纹识别区形成了多个CMOS信号电路单元。在完成CMOS信号电路单元的制造后，仍然利用同一基底，继续在CMOS信号电路单元上面制造具有压电换能功能的激励层，目的是利用CMOS信号电路单元控制相应的激励层并接收来自该激励层的反馈信号。具体的，利用第二步骤S102，先在信号处理器(即CMOS芯片)的上表面形成绝缘层，然后利用上述第三步骤S103在所述绝缘层上形成压电换能器，为了形成有效的电连接，所述压电换能器可包括对应于各个CMOS信号电路单元而制作的像素结构(其中设置有激励层)，通过将各个一一对应的CMOS信号电路单元和相应的像素结构电性连接，则可以实现对各个像素结构中的激励层的激励和信号反馈，以达到指纹识别的目的。
图2A至图2K是利用本发明一实施例的超声波指纹识别芯片的制造方法在制作过程中的剖面示意图。需要说明的是，本实施例中，为了获得识别对象上不同位置对应的超声波信号，所形成的超声波指纹识别芯片实际上包括二维阵列排布的多个超声波指纹识别单元，多个超声波指纹识别单元可以同时形成，图2A至图2K示意的仅是在制造过程中其中一个超声波指纹识别单元的剖面示意图。此外，在形成有信号处理器的基底上，除了CMOS信号电路单元所在的识别区域(或像素区)，还可以设置有引脚区以及信号处理区，引脚区用来设置与外部电路连接的引脚，以进行信号的输入/输出，信号处理区用来设置信号处理电路，所述信号处理电路与CMOS信号电路单元连接，可以用来对要输入CMOS信号电路单元的信号进行预处理，以及对由CMOS信号电路单元接收的换能电信号进行后续处理。所形成的超声波指纹识别芯片可具有公开的半导体芯片封装结构。
以下结合图1和图2A至图2K对本发明实施例的超声波指纹识别芯片的制造方法进行描述。
首先，执行第一步骤S101：基于CMOS工艺形成信号处理器。
制造完成信号处理器得到的基底(可看作一前端器件结构)剖面如图2A所示，其中，基于CMOS工艺制成的信号处理器包括CMOS芯片101，信号处理器可以基于硅晶圆制作，但也可以基于公知的任何材质的基底制作。所述信号处理器包括多个CMOS信号电路单元，对于一个CMOS信号电路单元，所述CMOS芯片可具有两个接触垫102(PAD)，作为示例，可将图2A-2K所示的接触垫102中左边的接触垫作为第一接触垫，而右边的接触垫作为第二接触垫。第一接触垫和第二接触垫可以看作是CMOS芯片的两个I/O端口，分别用来后续与像素上方的压电换能器单元的两个电极电连接。在两个接触垫之间以及它们的上表面形成有钝化层103，钝化层103可以利用平坦化工艺进行处理，以获得平坦的上表面。所述平坦化工艺可以包括但不限于CMP(Chemical Mechanical Polishing，化学机械抛光)等。
接着，执行第二步骤S102：在所述信号处理器的上表面形成绝缘层104。
具体的，此处绝缘层104可以作为在信号处理器基底上制造MEMS结构的基材，并可进一步保护上述信号处理器。所述绝缘层104的材质可以为单晶硅、多晶硅、或非晶态结构的硅或锗等元素半导体材料。所述绝缘层的材质也可以为碳化硅、砷化镓、磷化镓、磷化铟、砷化铟等化合物半导体材料，或者还可以为诸如SiGe或GaAsP等合金半导体材料。所述绝缘层104可以采用本领域公开的各种绝缘材料，本实施例中，所述绝缘层104的材质为二氧化硅。
在本申请一些实施例中，如图2B所示，在所述信号处理器的钝化层103上形成绝缘层104。其中，所述绝缘层104的沉积工艺例如可以为CVD(Chemical Vapor Deposition，化学气相淀积)、PVD(Physical Vapor Deposition，物理气相淀积)等。在本申请另一些实施例中，也可以基于外延生长工艺在所述信号处理器的钝化层103上形成绝缘层104，所述外延生长工艺可以为VPE(VapourPhase Epitaxy，气相外延)、LPE(Liquid Phase Epitaxy，液相外延)、SPE(Solid Phase Epitaxy，固相外延)、MBE(Molecular beam epitaxy，分子束外延)等等。此外，下文提及的沉积工艺可以参考本部分的描述，不再赘述。
然后，执行第三步骤S103：在所述绝缘层104上基于MEMS工艺形成压电换能器，并将所述压电换能器与上述信号处理器进行电性连接。
本申请实施例中，由于压电换能器是在信号处理器的表面基于MEMS工艺直接制造而成的，因此，本申请实施例的超声波指纹识别芯片的制造不再需要进行晶圆键合工艺，从而大大节约了超声波指纹识别芯片的制造成本，降低制造难度。
具体的，所述第三步骤S103可以包括以下子步骤，具体说明如下。
参照图2C，首先执行第一子步骤，在绝缘层104中形成开口，以限定出一空腔105。为了确保空腔105后续的密封性，同时为了避免在形成空腔时，过度刻蚀CMOS芯片表面的钝化层而对CMOS芯片造成损害，空腔105的底表面与CMOS芯片的钝化层103之间可以保留一定厚度的绝缘层材料。可基于刻蚀工艺在所述绝缘层104中刻蚀出空腔105，空腔105后续经密封后，可以使超声波不能往CMOS芯片的方向泄露。空腔105的大小、形状和尺寸可根据需要确定。其中，所述刻蚀工艺可以根据刻蚀要求选择适合的湿法刻蚀或干法刻蚀工艺，例如光刻、X射线刻蚀、电子束刻蚀或离子束刻蚀等。此外，下文提及的刻蚀工艺及图形化可以参考本部分的描述，不再赘述。
参照图2D，接着执行第二子步骤，用牺牲材料(sacrificial material)106填满所述空腔105。
可基于沉积工艺沉积牺牲材料106并填平所述空腔105，以便于后续工艺的处理。在本申请一些实施例中，在用牺牲材料106填平所述空腔106之后，基于平坦化工艺将所述牺牲材料106的上表面调整至与所述绝缘层104的上表面平齐。所述牺牲材料106可以为二氧化硅、硼磷硅玻璃(PSG)、非晶硅、多晶硅等，本实施例中牺牲材料106例如为非晶硅。所述牺牲材料106后续需要释放去除，为了避免在去除过程中对空腔的影响，对于去除牺牲材料的工艺，牺牲材料106优选与绝缘层104具有较大的刻蚀选择比。
接下来在所述绝缘层104以及牺牲材料106上形成激励层。具体的，参照图2E，执行第三子步骤，在绝缘层104以及牺牲材料106表面沉积一层金属材料作为底电极材料，并进行图形化工艺，刻蚀出激励层的底电极，所述底电极包括底电极主体部分107以及第二支肋108。所述底电极的材质可以为金属、金属硅化物、金属氮化物、金属氧化物或导电碳等导电材料。在本申请一些示例性实施例中，所述底电极的材质例如可以为Mo、Al、Cu、Ag、Au、Ni、Co、TiAl、TiN或TaN等。此外，下文提及的金属材料的选择可以参考本部分的描述，不再赘述。
具体的，所述底电极主体部分107对应于所述空腔105(或牺牲材料106)的范围内形成，位于空腔105的正上方，用来作为激励层的下电极。所述第二支肋108可以看作底电极的引出端，因而所述底电极主体部分107与所述第二支肋108的一端连接。根据设计需要，所述底电极后续可以通过第二支肋108与CMOS芯片中其中一个接触垫102(本实施例例如为图2A-2K中的第二接触垫)电连接。因而，本实施例中，所述第二支肋108的另一端延伸至所述信号处理器中相应的CMOS信号电路单元的第二接触垫的上方。
参照图2F，接着执行第四子步骤，在所述绝缘层104以及空腔105上沉积压电材料，以在所述底电极上形成压电层109。
压电材料可以基于化学气相沉积工艺沉积而成。所述压电材料例如可以为压电晶体、压电陶瓷或压电聚合物等。在本申请一些示例性实施例中，所述压电晶体可以为氮化铝、锆钛酸铅、石英晶体、镓酸锂、锗酸锂、锗酸钛、铁晶体管铌酸锂或钽酸锂等。在本申请另一些示例性实施例中，所述压电聚合物可以为聚偏氟乙烯、偏氟乙烯-三氟乙烯共聚物、尼龙-11或亚乙烯基二氰-醋酸乙烯交替共聚物等。一实施例中，同时制作若干阵列排布的压电换能器单元，则若干所述压电换能器单元之间的所述压电层可以是连续的。
参照图2G，接着执行第五子步骤，在所述压电层109上沉积一层金属材料作为顶电极材料，并通过图形化，得到顶电极，所述顶电极包括顶电极主体部分110和第一支肋111。所述顶电极主体部分110对应于所述空腔105(或牺牲材料106)的范围内形成，位于空腔105的正上方。所述顶电极可以作为激励层的上电极。在用于指纹识别时，所述顶电极与所述底电极可以分别与相应的CMOS信号电路单元中的两个接触垫电性连接，以便于通过CMOS信号电路单元控制压电层109振动而形成超声波，并可以接收反射回来的声波信号而传输到CMOS芯片。所述第一支肋111可以看作所述顶电极的主体部分110的引出端，因而所述顶电极主体部分110与所述第一支肋111的一端连接，所述顶电极后续可以通过第一支肋111与CMOS芯片中相应的CMOS信号电路单元的一个接触垫102电连接。因而，本实施例中，所述第一支肋111的另一端可以延伸设置于相应CMOS信号电路单元中的另一个接触垫(不同于第二支肋108对应的接触垫，本实施例例如为图2A-2K中的第一接触垫)的上方。
此外，在本申请一些实施例中，还可以选择性地在顶电极110上沉积一层钝化层后再露出所述第一支肋111的上表面，以起到保护及隔离作用。另外，若干所述压电换能器单元的底电极和顶电极均可以设置为图案化的，若干相邻的所述压电换能器单元的底电极和顶电极相互分隔，并且，各所述压电换能器单元的底电极的图案可以是相同的，顶电极的图案也可以设计为相同。
参照图2H，接着执行第六子步骤，执行刻蚀工艺，在第一支肋111的和第一接触垫相对的区域，以及第二支肋108的和第二接触垫相对的区域，形成第一通孔112和第二通孔113。所述第一通孔112穿过第一支肋111、压电层109、绝缘层104以及CMOS芯片上的钝化层103，露出对应的CMOS信号电路单元的第一接触垫。所述第二通孔113穿过压电层109、第二支肋108、绝缘层104以及CMOS芯片上的钝化层103，露出CMOS信号电路单元的第二接触垫。本实施例中，通过对通孔的制作工艺的控制，所形成的所述第二通孔113优选露出所述第二支肋108的至少部分上表面，以便于增强后续第二支肋108与导电介质的接触面积。参照图2H，第六子步骤的刻蚀方向例如垂直于基底表面，使得在空腔外围形成的第一通孔112和第二通孔113在CMOS信号电路单元上的正投影分别与第一接触垫和第二接触垫交叠，且不覆盖空腔的范围，可以节约面积。所述第一通孔112和/或所述第二通孔113的横截面可以呈圆形、三角形、四边形、五边形或者六边形等。
参照图2I，接着执行第七子步骤，在上述第一通孔112和第二通孔113内部以及上方沉积导电介质，所述导电介质填满所述第一通孔112和第二通孔113，其上表面高出孔外的压电层上表面。所述导电介质例如为铝，可以通过物理气相沉积形成，所述导电介质还可以是铜，可以通过电镀或者化学镀的工艺形成。所述导电介质也可以选用其它的材料。在沉积完成导电介质后，执行图形化工艺，去除位于第一通孔112和第二通孔113外的部分导电介质，填满导电介质的第一通孔112为第一导电通孔114，填满导电介质的第二通孔113为第二导电通孔115。所述第一导电通孔114分别与CMOS芯片的第一接触垫与第一支肋111电接触，从而电性连通CMOS芯片的第一接触垫与顶电极。所述第二导电通孔115与CMOS芯片的另一个接触垫与第二支肋108电接触，从而电性连通CMOS芯片与底电极。利用上述第一导电通孔114及第二导电通孔115，实现了CMOS芯片(或信号处理器)的各个CMOS信号电路单元与上方的激励层之间的电性连接，也即实现了信号处理器基底与压电换能器之间的电性连接。其中，第一导电通孔114分别与第一支肋111和下方CMOS信号电路单元的第一接触垫之间的接触，以及第二导电通孔115分别与第二支肋108和下方CMOS信号电路单元的第二接触垫之间的接触优选为面接触，以提高电性连接的可靠性。
对于各个CMOS信号电路单元与上方的激励层所形成的电连接结构来说，利用了第一导电通孔114将激励层中的顶电极110和下方的CMOS信号电路单元的一个接触垫电连接，并利用了第二导电通孔115将激励层中的底电极107和下方的CMOS信号电路单元的另一个接触垫电连接，由于该电连接方式是通过通用半导体工艺在同一硅基底上逐步形成的，相对于在两片硅晶圆上分别形成CMOS信号电路单元阵列以及压电换能器单元阵列之后、再利用键合工艺接合并电连接的方法，可以降低对位难度，提高电性连接的可靠性，进而可以提高制造良率。同时还可以减小用来将CMOS信号电路单元与激励层电极电连接的连接区域的关键尺寸，从而将连接区域设计得很小，这样有助于减少空腔之间的隔离区的面积，在设计超声波指纹识别区时，便于提高空腔区的面积占比，从而有助于提高指纹识别性能。
参照图2J，接着执行第八子步骤，在空腔105的位置，执行刻蚀工艺，在压电层109中开设至少一个释放孔，并通过释放孔将空腔105中的牺牲材料106去除。本实施例中，在压电层109中开设了两个释放孔(如图2J所示的第一释放孔116和第二释放孔117)，所述释放孔位于所述空腔105上，具体可在未设置所述顶电极主体部分110和底电极主体部分107的区域进行开孔工艺而得到所述释放孔，所述释放孔可以贯穿空腔105正上方的所述压电层。在另一实施例中，为了提高牺牲材料106的去除速度，也可以在压电层109中开设两个以上(例如四个、五个等)释放孔。
在本申请一些实施例中，可先利用光刻及刻蚀工艺刻蚀所述压电层109，以在所述压电层206中形成露出牺牲材料106表面的一个或多个释放孔，然后再执行可去除牺牲材料106的刻蚀工艺(气相或液相)，通过释放孔，使刻蚀液或者刻蚀气体与牺牲材料106接触，被去除的牺牲材料106从释放孔排出空腔105。恢复空置的空腔105后续用来作为与CMOS信号电路单元对应的超声波指纹识别像素结构的空腔。所述释放孔的尺寸可根据设计需要确定。为防止或尽量减少后续封堵释放孔时用到的密封材料进入空腔105而影响谐振性能，所述释放孔的孔径优选不超过2微米。当然，所述释放孔的孔径也不能过小，以免影响对空腔105中的牺牲材料106的释放难度。
参照图2K，接着执行第九子步骤，沉积一层密封材料将空腔105密封，得到密封层118。所述密封层118除了密封所述释放孔之外，还覆盖在所述CMOS芯片的其它区域，具体覆盖了暴露出的压电层109、顶电极、第一导电通孔114及第二导电通孔115。
可利用本领域公开的沉积工艺沉积上述密封材料，以形成密封层118。密封层118一方面可以起到对激励层的密封绝缘保护作用，另一方面，密封层118还可以兼做为超声波指纹识别像素结构的弹性层。封闭后的空腔105可作为超声波指纹识别像素结构的空腔。由此，空腔105、压电层109、底电极107、顶电极110以及密封层118配合形成了对应于CMOS信号电路单元表面而形成的超声波指纹识别像素结构，在超声波指纹识别芯片识别区(或像素区)用来与CMOS信号电路单元对应。合理设计这几层材料的厚度及平面尺寸可以获得理想的谐振频率以及更高的品质因数与机电耦合系数。在本申请一些实施例中，密封层118的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、低k介电材料、其它合适的材料或它们的组合等。
利用上述制造方法，即可以得到本实施例的超声波指纹识别芯片。一些实施例中，在所述压电层109上形成密封层118后，还可以执行进一步的工艺，具体可以对密封层118进行图形化，或者通过穿过硅通孔(TSV)工艺从背面刻蚀衬底，以使信号处理器与外界连接的电极暴露出来，从而便于对超声波指纹识别芯片进行后续的封装。
本实施例中，CMOS芯片所在的硅基底在多个CMOS信号电路单元以外的区域，还可包括CMOS信号处理区以及连接CMOS信号处理区域的处理电路的引脚，对于各个CMOS信号电路单元，其接触垫所连接的内部电路与设置于CMOS信号处理区的处理电路连接(未示出)，用来与超声波指纹识别芯片电连接的外部设备可以通过引脚向CMOS芯片输入信号或者接收CMOS芯片反馈的信号。在进行后续封装时，CMOS信号处理区与多个CMOS信号电路单元所在的超声波指纹识别区的结构可封装为同一芯片。
图3为本申请一实施例的超声波指纹识别芯片的识别区的照片。参照图3，利用如图2A至图2K所示的制作方法，可以在信号处理器所在基底上形成压电换能器。具体的，上述压电换能器形成于信号处理器基底上用来进行指纹识别的识别区域，在执行上述第一步骤S101“基于CMOS工艺形成信号处理器”时，信号处理器基底在识别区域形成的多个CMOS信号电路单元可以阵列排布，每个CMOS信号电路单元均包括设置于信号处理器基底中的内部电路以及与所述内部电路电连接的接触垫102。本实施例中，每个CMOS信号电路单元可具有两个接触垫102，分别用来后续与压电换能器单元中压电结构的底电极和顶电极电连接。在执行第二步骤S102“在所述信号处理器的上表面形成绝缘层”时，绝缘层104覆盖在CMOS信号电路单元的钝化层103(钝化层103用来保护CMOS信号电路单元)表面，所述绝缘层104用来设置压电换能器单元的空腔，因而其厚度可以根据空腔的设计确定。在某些实例中，钝化层103和绝缘层104也可以为同一材料层。在执行上述第三步骤S103“在所述绝缘层上基于MEMS工艺形成压电换能器，并将所述压电换能器与所述信号处理器进行电性连接”的过程中，直接在CMOS信号电路单元的同一基底上执行MEMS工艺，在各个CMOS信号电路单元上形成了与之电连接的超声波指纹识别像素结构。
每个CMOS信号电路单元和相应的超声波指纹识别像素结构构成的单元结构可作为一个用于超声波指纹识别的重复单元，即图3中的一个重复单元(如图3中白色框所示)。根据上述描述可知，利用本发明实施例的制造方法得到的超声波指纹识别芯片在硅基底上的至少部分区域布置有识别区域，在所述识别区域形成有呈阵列排布的若干重复单元。
本发明实施例包括一种超声波指纹识别像素结构。参照图2K，所述超声波指纹识别像素结构形成于与所述超声波指纹识别像素结构对应的CMOS信号电路单元表面，所述CMOS信号电路单元具有第一接触垫(如图2K中位于左边的接触垫102)和第二接触垫(如图2K中位于右边的接触垫102)，第一接触垫和第二接触垫并不在层内连接，而是隔开设置，本发明实施例的超声波指纹识别像素结构包括以下部分：
空腔105，设置于绝缘层104内，所述绝缘层104设置于相应的CMOS信号电路单元表面;
激励层，覆盖所述空腔105，所述激励层包括顶电极(具体包括顶电极主体部分110和第一支肋111)、底电极(具体包括底电极主体部分107和第二支肋108)和设置在所述顶电极和底电极之间的压电层109;
第一导电通孔112，贯穿所述激励层和所述绝缘层104而分别电性连通所述顶电极与所述第一接触垫;
第二导电通孔113，贯穿所述激励层和所述绝缘层104而分别电性连通所述底电极与所述第二接触垫;
其中，所述CMOS信号电路单元通过所述第一接触垫和第二接触垫给与之对应的所述超声波指纹识别像素结构施加激励信号，或者接收所述超声波指纹识别像素结构反馈的信号。
本实施例中，所述第一导电通孔112和所述第二导电通孔113位于所述空腔105之外，对于两个以上的超声波指纹识别像素结构，第一和第二导电通孔设置在空腔之间的绝缘层中。所述激励层中的底电极、压电层109和顶电极均位于所述绝缘层104之上，且所述底电极相对于所述顶电极更靠近所述绝缘层104。一实施例中，所述激励层的底电极和顶电极是图案化的，所述压电层109与所述空腔105边缘处的所述绝缘层104表面接触。可选的，所述激励层中，所述顶电极包括位于所述空腔105正上方的顶电极主体部分110以及第一支肋111，所述第一支肋111的一端与所述顶电极主体部分110连接，另一端延伸至所述第一导电通孔112。可选的，所述底电极包括位于所述空腔105正上方的底电极主体部分107以及第二支肋108，所述第二支肋108的一端与所述底电极主体部分107连接，另一端延伸至所述第二导电通孔113。参照图2K，一实施例中，第一接触垫位于空腔105外围且与顶电极的上下相对，与底电极连接的第二接触垫位于空腔105外围且与底电极上下相对，第一导电通孔112和/或所述第二导电通孔113沿CMOS信号电路单元表面的垂向设置。此处图示意的第一接触垫和第二接触垫位于空腔105外围指的是第一接触垫和第二接触垫在基底上的正投影不落在空腔的正投影内，但不以此为限。
上述第一导电通孔112可以通过在第一通孔112中填充导电介质形成，所述第一通孔112穿过第一支肋111、压电层109、绝缘层104以及CMOS芯片上的钝化层103，露出对应的CMOS信号电路单元的第一接触垫。上述第二导电通孔113可以通过在第二通孔113中填充导电介质形成，所述第二通孔113穿过压电层109、第二支肋108、绝缘层104以及CMOS芯片上的钝化层103，露出CMOS信号电路单元的第二接触垫。所述第一导电通孔112和/或所述第二导电通孔113可以呈圆形、三角形、四边形、五边形或者六边形等。此外，本实施例中，与上述超声波指纹识别像素结构对应的所述CMOS信号电路单元在与所述绝缘层104接触的表面可以设置有钝化层103，所述钝化层103覆盖下方的接触垫(本实施例包括第一接触垫和第二接触垫)并具有平坦的上表面，以避免在制作上述超声波指纹识别像素结构时对下方CMOS信号电路单元造成损伤。为了将第一接触垫和第二接触垫分别与顶电极和底电极电性连通，上述第一导电通孔112和第二导电通孔113均贯穿所述钝化层103。
本发明提供的超声波指纹识别像素结构，形成于对应的CMOS信号电路单元表面，CMOS信号电路单元的两个接触垫和超声波指纹识别像素结构中压电层两侧的电极分别电性连接，可以通过CMOS信号电路单元的两个接触垫给与之对应的所述超声波指纹识别像素结构施加激励信号，或者接收所述超声波指纹识别像素结构反馈的信号。由于在单一基底上集成了CMOS信号电路和压电换能器，避免了键合工艺，成本较低，降低了制造难度，有助于提高芯片性能。并且该超声波指纹识别像素结构在满足与CMOS信号电路单元互联的基础上设计简洁，有助于优化超声波指纹识别芯片的设计，提升性能。
本发明实施例包括一种超声波指纹识别芯片，其包括设置于硅基底上的超声波指纹识别区，所述硅基底上的至少部分区域布置有识别区域，在所述超声波指纹识别区设置有呈阵列排布的上述超声波指纹识别像素结构。所述超声波指纹识别芯片还可包括与上述超声波指纹识别像素结构对应的CMOS信号电路单元。
一实施例中，上述超声波指纹识别芯片中若干相邻所述超声波指纹识别像素结构中的所述弹性层连续;和/或，若干相邻所述超声波指纹识别像素结构中的所述压电层连续。
一实施例中，上述超声波指纹识别芯片中的若干相邻所述超声波指纹识别像素结构中的底电极和顶电极相互分隔，且各个底电极的图案相同，各个顶电极的图案也相同。
所述超声波指纹识别芯片可以在未采用键合工艺的条件下，实现CMOS芯片和上述超声波指纹识别像素结构(该像素结构具有压电换能功能)的集成，其制作可以通过标准半导体工艺实施，各个超声波指纹识别单元的位置精度相对于键合工艺可以得到提高，并且可靠性也得到了提高，有助于提高芯片性能。本制造方法减少了晶圆的使用，可以大大降低成本。
另外，参照图2K和图3，上述超声波指纹识别芯片中，各个超声波指纹识别像素结构均具有空腔，空腔的区域以及空腔之间设置了隔离区，每个超声波指纹识别像素结构的第一导电通孔114和第二导电通孔115均设置于该隔离区，其中，第一导电通孔114电连接CMOS信号电路单元的一个接触垫和相应超声波指纹识别像素结构中激励层的顶电极，第二导电通孔115电连接CMOS信号电路单元的另一个接触垫和相应超声波指纹识别像素结构中激励层的底电极。本实施例中，每个超声波指纹识别像素结构设置了两个导电通孔与CMOS信号电路单元电连接，来自CMOS信号电路单元的激励信号以及反馈至CMOS信号电路单元的反馈信号可以由位于超声波指纹识别区外并与CMOS信号电路单元内部电路连接的信号处理电路提供或处理，有助于缩小超声波指纹识别单元的面积，在设计超声波指纹识别芯片时，对于限定尺寸的超声波指纹识别区，可以设置较多的超声波指纹识别像素结构或识别单元，有助于提高超声波指纹识别单元的设计密度，从而有助于提高指纹识别像素的分辨率。此外，第一导电通孔114和第二导电通孔115可以在硅基底的法线方向上设置，这样有助于减少空腔之间的隔离区的面积，在设计超声波指纹识别区时，便于提高空腔区的面积占比，从而有助于提高指纹识别性能。
本发明实施例还包括一种具有指纹识别功能的电子装置。
在本申请一些实施例中，基于上述超声波指纹识别芯片可以配置于任何适合的具有指纹识别功能的电子设备中。此类电子设备通常会设置有指纹识别区，供手指对指纹识别区进行接触。在此指纹识别区下，通常设置以上内容所描述的超声波指纹识别芯片。在本申请一示例性实施例中，所述电子设备为智能手机，例如图4所示。在该图4中，智能手机300上配置有本申请实施例的超声波指纹识别芯片301，超声波指纹识别芯片301设置在显示屏下，也可以设置在手机正面的玻璃盖板与显示屏之间，或者设置于手机背面或者侧面，具体可以根据设计要求选择。对于设置了所述超声波指纹识别芯片的电子装置，当用户的手指接触超声波指纹识别芯片301上方的指纹识别区时，超声波指纹识别芯片301所发射出的超声波遇到手指后发生反射，由于指纹具有凸起的纹峭和凹陷的纹峪，这样反射回来超声波就会携带有手指的指纹信息;而反射回来的超声波反过来会作用于超声波指纹识别芯片301的压电传感部件，从而使之产生相应的携带有指纹信息的电信号，这些携带有指纹信息的电信号被传输至智能手机300内的处理装置(处理装置可以为特定的处理软件、硬件或软件和硬件的结合)，处理装置在获得采集到的指纹信息后，将其与预先存储于智能手机300内的特定指纹信息进行对比匹配，如果采集到的指纹信息与特定指纹信息一致，则通过身份识别。以智能手机为例，在采用本实施例的超声波指纹识别芯片时，由于超声波指纹识别芯片具有较好的穿透性，不需要对显示屏挖孔或刻槽，保证了屏幕的完整性，可配合全面屏使用，并且超声波指纹识别芯片除了采集手指的表皮纹路之外，还能采集真皮纹路，具有较高的识别安全性。本实施例的超声波指纹识别芯片因为仅在一个基底上利用标准半导体工艺形成，不需要键合，不仅有助于降低成本，而且有助于缩小芯片体积，以及提高芯片性能和可靠性，便于大规模量产。同时，此类超声波指纹识别芯片相对于传统的光学指纹识别芯片和电容式指纹识别芯片抗外界环境影响性能强，例如此类超声波指纹识别芯片不易受潮湿环境也不需要提供激励光源，对环境光线的亮度也无要求。
在本申请一些示例性实施例中，所述电子设备还可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、个人数字助理(PDA)、媒体播放器、导航设备、游戏控制台、平板计算机、可穿戴设备、防门禁电子系统、汽车无钥进入电子系统或汽车无钥启动电子系统等等。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同和相似的部分互相参见即可。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的说明即可。
以上所述仅为本申请的实施例，并不用于限制本申请的范围。对于本领域技术人员来说，可以在不脱离本申请内涵的基础上进行各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
