一种高精度硅物理掩膜版及其制作方法
技术领域
本发明涉及掩膜版技术领域，尤其涉及一种高精度硅物理掩膜版及其制作方法。
背景技术
掩膜技术是可以在基片上实现图形化的镀膜的一种技术手段，目前主要的掩膜版主要分为两种，一种是光刻掩膜版，另一种是物理掩膜版。
物理掩膜版是一种带有开孔的板体结构，掩膜版上的开孔形成掩膜版的掩膜图案，通过掩膜图案可以在基板上形成与掩膜图案相对应的图案。例如，可以将物理掩膜版覆盖在基片上，再去镀膜，之后将掩膜版取下，就得到图形化的膜层。其具有镀膜速度快、工艺流程简单和损伤小的优点。但市场上常见的物理掩膜版通常是金属掩膜版，其精度较差，通常最小的线缝在20μm以上。
而利用光刻掩膜版实现图形化镀膜的具体方式是，先在基片上旋涂光刻胶，再利用光刻掩膜版可以进行图形化的遮挡曝光，进而通过显影，使光刻胶在基片上进行图形化的覆盖，进而去镀膜，去胶，就得到所需的图形化膜层。其具有精度高的优点，但是其工艺过程相当复杂，流程较慢，需要将基片进行多次液体浸泡，对基片的损伤较大。
发明内容
本发明的目的是提供一种高精度硅物理掩膜版及其制作方法，该种高精度硅物理掩膜版区别于市场上常见的物理掩膜版，采用单晶硅片作为原材料。最小缝隙可达2μm，可以快速的沉积高精度的图形化镀层。达到普通紫外光刻的精度，却和普通物理掩膜版的操作工艺一样简单。
为了实现上述目的，本发明的技术方案如下：
一种高精度硅物理掩膜版，硅物理掩膜版分为支撑框架和精细图形挡板两层，上层为精细图形挡板，下层为支撑框架，具体结构如下：支撑框架中间开设支撑框架窗口，在精细图形挡板中间与支撑框架窗口相应处，开设镀层图形窗口。
所述的高精度硅物理掩膜版，硅物理掩膜版采用两抛双面氮化硅的单晶硅片。
所述的高精度硅物理掩膜版的制作方法，包括如下步骤：
(S1)选取厚度在300～500μm的双面抛光的单晶硅片，单晶硅片的两面分别生长一层100～300nm厚氮化硅薄膜，在单晶硅片的一侧旋涂光刻胶，使用可形成精细图形的掩膜版进行紫外曝光、显影，使光刻胶在单晶硅片的一侧形成物理掩膜版精细图形挡板的刻蚀图形；
(S2)对该单晶硅片有光刻胶的一侧进行深硅刻蚀，刻蚀深度在3～100μm，之后去掉光刻胶；这样，所需物理掩膜版精细图形挡板的刻蚀图形即复刻到单晶硅片的一侧；
(S3)对单晶硅片另一侧进行旋涂光刻胶，使用可形成支撑框架的掩膜版进行紫外曝光、显影；
(S4)采用反应离子刻蚀技术将有光刻胶的一侧的氮化硅刻蚀掉，之后去掉光刻胶；
(S5)采用质量分数为20～40％KOH和质量分数为7～8％的异丙醇混合水溶液作为侵蚀液，刻蚀温度为70～90℃；使用湿法刻蚀对该单晶硅片进行刻蚀，在单晶硅片的另一侧形成支撑框架的刻蚀图形，刻蚀直到深硅刻蚀的精细图形挡板图形暴露出来。
所述的高精度硅物理掩膜版的制作方法，精细图形挡板的厚度取决于深硅刻蚀的深度。
所述的高精度硅物理掩膜版的制作方法，下层支撑框架的图形取决于上层精细图形挡板的图形，下层支撑框架的湿法刻蚀深度取决于将上层精细图形挡板的图形暴露出来。
本发明设计思路如下：
首先，针对现有市场上紫外光刻和物理掩膜两种图形化电极制作方法的优缺点进行分析。紫外光刻技术的精度更高，图形更小，但工艺流程复杂且有可能会对基底造成损坏；普通物理掩膜技术工艺流程简单，几乎无损，但精度较差。本发明希望创造一种物理掩膜版，它可以具有和普通紫外光刻技术相同的精度，同时可以兼顾物理掩膜版工艺流程简单的优点。普通金属物理掩膜版大都采用化学腐蚀法，该精度有限，本发明采用精度更高的深硅刻蚀的物理刻蚀方法，利用紫外光刻实现深硅刻蚀的图形化，这样就可以保证做出来的物理掩膜版和普通紫外光刻技术可以达到同样的精度。但是，由于深硅刻蚀的深度有限，刻出来的部分容易出现破损，所以采用对一张较厚、有力学强度的单晶硅片进行双面不同的刻蚀方法，正面的深硅刻蚀来保证精度，背面的湿法刻蚀则使深硅刻蚀的图形暴露出来，并起到支撑作用，一定程度的可以防止其破损。
正是基于以上主要的设计指导思想，本发明成功的制作一张高精度硅物理掩膜版，兼顾普通紫外光刻技术和普通物理掩膜技术的优点，并避免二者的缺点。
本发明的优点及有益效果如下：
1、本发明在单晶硅片一侧采用光刻和深硅刻蚀的方法刻蚀出一定深度的图形；在单晶硅片的另一侧采用光刻、反应离子刻蚀和湿法刻蚀等技术，使图形区域镂空，并保证其刚度。本发明通过上述工艺制作的硅基物理掩膜版精度可以达到普通紫外光刻技术的精度，最小缝隙可小于2μm，相较于普通金属物理掩膜版，具有精度更高、图形尺寸可达几微米甚至百纳米的优点。
2、本发明制作的物理掩膜版采用双抛双面氮化硅的单晶硅片作为原材料，表面粗糙度小于5nm，可以与基底有更好的接触，这样做出来的镀层会与掩膜版的图形尺寸基本一致，不会出现普通的金属物理掩膜版镀膜，由于有衍射效应，而镀层图形变宽的现象。
3、相比于普通紫外光刻技术，本发明制作的物理掩膜版可以直接覆盖在基片上镀膜，镀膜程序简单，无需进行旋涂光刻胶、曝光显影和去胶等复杂的工艺，较紫外光刻技术操作更为便捷，且对基片的损坏更小，可极大的提高样品制作的成功率和效率。
4、本发明制作的物理掩膜版采用在双抛硅片两侧进行不同的刻蚀方法，这样既保证精度，又有支撑层的存在，可以保障掩膜版不易破损，提高其耐用性和重复利用率。
5、本发明制作的物理掩膜版在一定程度上可以代替光刻镀膜制作电极的方法，降低微米级电极制作的成本，具体一定批量生产推广的前景。
附图说明
图1为本发明的物理掩膜版的制作流程图。
图2为本发明的制作的一种物理掩膜版的立体图。图中，1支撑框架；2精细图形挡板；3精细图形窗口；4精细图形连线沟道；5支撑框架窗口。
图3为利用本发明方法制作的一种物理掩膜版图2中截面A处的剖视图。图中，1支撑框架；2精细图形挡板；3精细图形窗口；4精细图形连线沟道；5支撑框架窗口；6斜面。
图4a-图4b为利用本发明方法制作物理掩膜版时的两侧刻蚀图。其中，图4a为物理掩膜版精细图形挡板2的刻蚀图形，图4b为物理掩膜版支撑框架1的刻蚀图形。
图5为利用本发明方法制作的物理掩膜版的仰视图。图中，2精细图形挡板；3精细图形窗口；4精细图形连线沟道。
图6为利用本发明方法制作的物理掩膜版的俯视图。图中，1支撑框架；2精细图形挡板；3精细图形窗口；4精细图形连线沟道；5支撑框架窗口。
具体实施方式
在具体实施过程中，本发明高精度硅物理掩膜版及其制作方法，主要针对需要使用掩膜技术沉积图形化的镀层。通过深硅刻蚀的方法，将紫外光刻的图形复刻到单晶硅片的一侧，通过在单晶硅片另一侧采用图形化的反应离子刻蚀和湿法刻蚀，可以将所需图形暴露出来。这样，即可将所得到的硅物理掩膜版覆盖在基片上进行镀膜(如：磁控溅射、电子束蒸发、等离子体增强化学气相沉积等都可以用来镀膜)，以得到所需的图形化镀层。
为了使本发明实施例的目的、技术方案和优点更加清晰，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
参照图1，本发明制作高精度硅物理掩膜版的方法流程如下：
(S1)选取厚度在400μm左右的双面抛光的单晶硅片，单晶硅片的两面分别生长一层200nm厚氮化硅薄膜，在单晶硅片的一侧旋涂光刻胶，使用可形成图4a的掩膜版进行紫外曝光、显影，使光刻胶在单晶硅片的一侧形成物理掩膜版精细图形挡板2的刻蚀图形。
(S2)对该单晶硅片有光刻胶的一侧进行深硅刻蚀，刻蚀深度在15μm左右，之后去掉光刻胶。这样，所需物理掩膜版精细图形挡板2的刻蚀图形即复刻到单晶硅片的一侧，精细图形挡板2的厚度取决于深硅刻蚀的深度。
(S3)对单晶硅片另一侧进行旋涂光刻胶，使用可形成图4b的掩膜版进行紫外曝光、显影。
(S4)采用反应离子刻蚀技术将有光刻胶的一侧的氮化硅刻蚀掉，之后去掉光刻胶。
(S5)采用质量分数为30％KOH和质量分数为7.5％的异丙醇混合水溶液作为侵蚀液，刻蚀温度为80℃。使用湿法刻蚀对该单晶硅片进行刻蚀，在单晶硅片的另一侧形成图4b所示物理掩膜版支撑框架1的刻蚀图形，刻蚀直到图4a深硅刻蚀的物理掩膜版精细图形挡板2图形暴露出来。
经过上述步骤，所需要的高精度硅物理掩膜版就制作成功。采用这样的物理掩膜版进行镀膜，图形精度可以达到普通紫外光刻的精度，操作简单便捷，且可以多次重复使用，可以极大的缩减高精度图形化镀层的制作成本，促进物理掩膜版的进一步推广。
如图2、图3、图5和图6所示，本发明高精度硅物理掩膜版，主要分为支撑框架1和精细图形挡板2两层，上层为精细图形挡板2，其厚度在3μm～100μm范围内，下层为支撑框架1，具体结构如下：
支撑框架1中间开设支撑框架窗口5，支撑框架窗口5的四个侧面均采用斜面6或垂直面；在精细图形挡板2中间与支撑框架窗口5相应处，开设精细图形窗口3，精细图形窗口3之间通过精细图形连线沟道4相通。
其中，精细图形挡板2较薄，其上可以采用深硅刻蚀的方式来获得所需要的图形。而支撑框架1采用湿法刻蚀的工艺，可起到支撑稳定掩膜版的作用，可防止精细图形挡板2被破坏。
以下通过实施例进一步解释或说明本发明内容。
实施例1
本实施例中，物理掩膜版使用的原材料为双抛双面氮化硅的单晶硅片，其制作方法包括：
在单晶硅片一侧采用光刻和深硅刻蚀的方法刻蚀出一定深度的精细图形；在单晶硅片的另一侧采用光刻、反应离子刻蚀和湿法刻蚀等技术，使图形区域镂空，并保证其刚度，制作的物理掩膜版是用来沉积3ω法测热导率使用的电极。由于待测样品多为脆性材料，普通紫外光刻技术极易对样品产生损坏，且金属物理掩膜版没法满足电极精度的要求，故采用高精度硅物理掩膜版。
如图4所示，所需制作的掩膜版，通过在单晶硅片一侧光刻图4a的精细图形，并进行深硅刻蚀，再在单晶硅片另一侧光刻图4b的图形，进行湿法刻蚀，即可得到所需的掩膜版。之后，在使用时，将图2-图3所示的掩膜版翻过来，精细图形挡板2在上，支撑框架1在下，通过掩膜版支撑框架1的支撑框架窗口5与基片外围之间进行精确定位(最小缝隙可小于2μm)，以保证精度更高，并通过掩膜版刻有图4a图形的一侧贴合在基片表面，进行电子束蒸发镀金。镀膜结束后，取下掩膜版，即可得到3ω法测热导率所需的四电极。
实施例结果表明，利用本发明的方法可以制作高精度的物理掩膜版，并采用此物理掩膜版可以在基片表面制作最小线宽为2μm的电极。本发明制作的物理掩膜版制作电极的精度，可以达到普通紫外光刻的精度，操作即为简单。尤其对于需要沉积高精度的镀层、却容易被紫外光刻过程损坏的样品，有很大的应用前景。并且，其相比于紫外光刻，成本较低，操作简单。对于那些长期需要制作高精度图形化镀层的研究人员，本发明制作的物理掩膜版可以使他们不必购买昂贵的光刻机等，促进物理掩膜版的推广，具有相当大的应用前景。
以上对本发明所提供的一种高精度硅物理掩膜版及其制作方法进行详细介绍。本文中应用具体个例对本发明的原理及实施方式进行阐述，以上实施例的说明只是用于帮助理解本发明的方法及核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
