一种QHD显示器主板驱动电路
技术领域
本实用新型涉及一种驱动电路，尤其涉及一种QHD显示器主板驱动电路。
背景技术
随着液晶面板的不断更新与升级，液晶面板的分辨率也是越来越高，从而对驱动电路板的驱动能力要求也是越来越高。
军用LCD显示屏的特点是追求高可靠性，应用最为成熟的各类电子技术，目前军用的显示器普遍使用低分辨率XGA/SXGA/FHD等制式的显示及驱动；为了适应未来战争中对信息显示技术的需求，让做战交互更为高效、让情报传递更为完整、让更多更为复杂的情报能更为完整的显示，需要开发新一代QHD(Quarter High Definition)2560x 1440，超高分辨率的驱动电路，此电路能更好的胜任新一代的面板驱动和新一代的军方作战信息交互需求。
另外，在普通显示器的驱动电路更多是为了追求经济性和美观性。产品的品质可靠性较低，电路的设计思想追求低成本设计。但是军用显示器的驱动电路要求的是超可靠性，极其苛刻的使用环境，比如要满足-40度到+80度的工作范围，需要高可靠性的CPCI高可靠性的快速对插接口，以及电路的高可靠性，然而现有的驱动电路并不能满足要求。
实用新型内容
针对上述技术问题，本实用新型公开了一种QHD显示器主板驱动电路，可靠性高，并可以在满足苛刻的使用环境的要求。
对此，本实用新型的技术方案为：
一种QHD显示器主板驱动电路，其包括信号处理及驱动单元、电源单元、背光电源、电源输入电路、声音处理单元、LVDS输出电路、按键板、IC总线、DVI输入电路、VGA输入电路；所述信号处理及驱动单元包括控制模块；
所述电源单元与信号处理及驱动单元连接，所述背光电源、电源输入电路、与电源单元连接，所述声音处理单元、LVDS输出电路、按键板、IC总线、DVI输入电路、VGA输入电路、电源单元与信号处理及驱动单元连接；
所述信号处理及驱动单元包括图像时序处理模块、图像画质调整模块、选择器、字符发生模块、LVDS处理模块、内存控制器、内存、DVI处理模块、VGA处理模块，所述DVI处理模块、VGA处理模块分别通过各自的输入引擎与选择器连接，所述选择器、字符发生模块与图像时序处理模块连接，所述图像时序处理模块分别与内存控制器、图像画质调整模块连接，所述图像画质调整模块与LVDS处理模块连接，所述内存控制器与内置内存连接。
作为本实用新型的进一步改进，所述的QHD显示器主板驱动电路包括包括RS232接口和IR红外模块、HDMI输入电路、DP输出电路，所述信号处理及驱动单元包括HDMI处理模块和DP处理模块，所述HDMI处理模块、DP处理模块分别通过各自的输入引擎与选择器连接，所述RS232接口、IR红外模块、HDMI输入电路、DP输出电路与信号处理及驱动单元连接。
作为本实用新型的进一步改进，所述电源单元包括12V电源模块、12V转5V DC-DC模块、5V转3.3V DC-DC模块、5V转1.8V DC-DC模块、5V转1.15V DC-DC模块，所述12V电源模块与12V转5V DC-DC模块连接，所述12V转5V DC-DC模块与5V转3.3V DC-DC模块、5V转1.8VDC-DC模块、5V转1.15V DC-DC模块连接。
作为本实用新型的进一步改进，所述12V转5V DC-DC模块包括电源芯片LM2679S。
作为本实用新型的进一步改进，所述5V转3.3V DC-DC模块、5V转1.8V DC-DC模块、5V转1.15V DC-DC模块均包括电源芯片TPS54478。
作为本实用新型的进一步改进，所述的QHD显示器主板驱动电路包括接插端子和存储器U17，所述接插端子包括CON1A部分、CON2C部分和CON2B部分，所述CON2B部分包括SYNC GND端、DDC SCL端、DDC SDA端、+5V端、HPD端、DAT0+端～DAT5+端、DAT0-端～DAT5-端、CLK+端、CLK-端；所述CON1A部分与DVI处理模块连接；
所述SYNC GND端通过电阻R161与DET_DVI信号端连接，所述SYNC GND端通过ESD抑制器D14接地；
所述存储器U17包括A0端、A1端、A2端、GND端、SDA端、SCL端、WP端、VCC端；
所述DDC SCL端通过电阻R162与SCL端连接，所述DDC SDA端通过电阻R163与SDA端连接，A0端、A1端、A2端、GND端与电容C180的一端连接并接地，所述WP端与EE_WP_DVI信号端连接，WP端通过电阻R158与电容C180的另一端、VCC端连接，所述VCC端与肖特基二极管连接，所述肖特基二极管与DVI 5V端和5V电压端连接，所述VCC端通过电阻R160与SCL端连接，并通过电阻R159与SDA端连接，所述SCL端与DVI_DDCCK信号端连接，所述SDA端与DVI_DDCDA信号端连接；
所述+5V端与DVI 5V端连接，所述+5V端通过电容C181接地，并通过电阻R164与HPD端连接，所述HPD端通过静电抑制器D15接地，所述HPD端与三极管Q4的C端连接，所述三极管Q4的B端通过电阻R165与DVI_HPD连接，所述三极管Q4的E端接地；
所述DAT0+端通过电阻R166与DVI_5_D0+信号端连接，所述DAT0-端通过电阻R166与DVI_5_D0-信号端连接，所述DAT1+端通过电阻R166与DVI_5_D1+信号端连接，所述DAT1-端通过电阻R166与DVI_5_D1-信号端连接，所述DAT2+端通过电阻R166与DVI_5_D2+信号端连接，所述DAT2-端通过电阻R166与DVI_5_D2-信号端连接，所述DAT3+端通过电阻R166与DVI_5_D3+信号端连接，所述DAT3-端通过电阻R166与DVI_5_D3-信号端连接，所述DAT4+端通过电阻R166与DVI_5_D4+信号端连接，
所述DAT4-端通过电阻R166与DVI_5_D4-信号端连接，所述DAT5+端通过电阻R166与DVI_5_D5+信号端连接，所述DAT5-端通过电阻R166与DVI_5_D5-信号端连接，所述DAT0+端～DAT5+端、DAT0-端～DAT5-端分别与静电保护器件连接。
所述三极管Q4的型号为MMBT3904，所述接插端子为J18BW64Z_12，所述存储器的型号为AT24C02N-10SC。
作为本实用新型的进一步改进，所述CON1A部分包括N/C端、R端、GND R端、SDA端、G端、GNDG端、SCL端、B端、GND B端、VSYNC端、ID端、+5V端、H SYNC端、DET端和GND端，所述N/C端、ID端、GND端接地；所述CON1A部分与VGA处理模块连接；
所述SDA端通过电阻R131与存储器的SDA端连接，SCL端通过电阻R130与存储器的SDL端连接，所述H SYNC端通过电阻R123与缓冲器U9的A1端连接，H SYNC端通过电阻R125接地；所述VSYNC端通过电阻R124与缓冲器U9的A2端连接，VSYNC端通过电阻R126接地；
所述R端与开关二极管D3的3脚连接，所述G端与开关二极管D4的3脚连接，所述B端与开关二极管D5的3脚连接，所述开关二极管D3的2脚、开关二极管D4的2脚、开关二极管D5的2脚与5V电源端连接，所述开关二极管D3的1脚、开关二极管D4的1脚、开关二极管D5的1脚接地；
所述R端通过电阻R112、电容C156的串联电路与RN信号端连接，并通过电阻R116接地；
所述G端通过电阻R113、电容C157的串联电路与GN信号端连接，并通过电阻R117接地；
所述B端通过电阻R114、电容C158的串联电路与BN信号端连接，并通过电阻R118接地；
所述DET端与开关二极管D6的3脚连接，并通过电阻R122与DET_VGA信号端连接；所述开关二极管D6的1脚接地，所述开关二极管D6的2脚与5V电压端连接。
作为本实用新型的进一步改进，所述CON2C部分包括第二+5V端、CEC/DDC GND端、DDC SCL端、DDC SDA端、CEC端、HPD端、DATO SHIELD端、CLK SHIELD端、DAT0+端～DAT2+端、DAT0-端～DAT2-端、CLK+端、CLK-端；所述CON2C部分与HDMI处理模块、TVS二极管阵列连接。
进一步的，所述信号处理及驱动单元的芯片型号为MST9104。
进一步的，所述接插端子的信号端和数据端与静电保护器连接。
与现有技术相比，本实用新型的有益效果为：
采用本实用新型的技术方案的驱动电路，能满足极其苛刻的使用环境的要求，并具有高可靠性的CPCI高可靠性的快速对插接口，电路的可靠性高，可以用于QHD超高清军用显示器驱动中。
附图说明
图1是本实用新型实施例一种QHD显示器主板驱动电路的框图。
图2是本实用新型实施例的信号处理及驱动单元的框图。
图3是本实用新型实施例的电源单元的框图。
图4是本实用新型实施例的12V电源模块的电路图。
图5是本实用新型实施例的5V转3.3V DC-DC模块的电路图。
图6是本实用新型实施例的5V转1.15V DC-DC模块的电路图。
图7是本实用新型的接插端子的电路图，其中，(a)、(b)和(c)为接插端子三个部分的图。
图8是本实用新型的信号处理及驱动单元的电路图。
具体实施方式
下面结合附图，对本实用新型的较优的实施例作进一步的详细说明。
如图1和图2所示，一种QHD显示器主板驱动电路，其包括信号处理及驱动单元、电源单元、背光电源、电源输入电路、声音处理单元、LVDS输出电路、按键板、IC总线、RS232接口、IR红外模块、DVI输入电路、VGA输入电路、HDMI输入电路、DP输出电路；所述电源单元与信号处理及驱动单元连接，所述背光电源、电源输入电路与电源单元连接，所述声音处理单元、LVDS输出电路、按键板、IC总线、电源单元、DVI输入电路、VGA输入电路、HDMI输入电路、DP输出电路分别与信号处理及驱动单元连接。
所述信号处理及驱动单元包括MCU、图像时序处理模块、图像画质调整模块、选择器、电源管理模块、字符发生模块、LVDS处理模块、MCU、内存控制器、内存、声音处理模块、DVI处理模块、VGA处理模块、HDMI处理模块和DP处理模块，所述DVI处理模块、VGA处理模块、HDMI处理模块、DP处理模块分别通过各自的输入引擎与选择器连接，所述选择器、字符发生模块与图像时序处理模块连接，所述RS232接口、IR红外模块与信号处理及驱动单元连接。所述图像时序处理模块分别与内存控制器、图像画质调整模块连接，所述图像画质调整模块与LVDS处理模块连接，所述内存控制器与内置内存连接。所述声音处理单元、LVDS输出电路、电源输入电路均可以采用现有技术。所述信号处理及驱动单元中各模块可以采用现有技术。
如图3所示，所述电源单元包括12V电源模块、12V转5V DC-DC模块、5V转3.3V DC-DC模块、5V转1.8V DC-DC模块、5V转1.15V DC-DC模块，所述12V电源模块与12V转5V DC-DC模块连接，所述12V转5V DC-DC模块与5V转3.3V DC-DC模块、5V转1.8V DC-DC模块、5V转1.15V DC-DC模块连接。进一步的，所述12V转5V DC-DC模块包括电源芯片LM2679S。所述5V转3.3V DC-DC模块、5V转1.8V DC-DC模块、5V转1.15V DC-DC模块均包括电源芯片TPS54478。电源单元的电路图如图4～图6所示。
军用显示驱动电路对电源的要求特别苛刻，要能适应-40度到+80度的工作范围，在满足宽温设计要求的同时，为了增加电源的可靠性，我们才用两级设计；第一级实现12伏转5伏的设计；第二级实现5V转3.3V，5V转1.8V，5V转1.15V的核心电压设计。在第一级电源设计中，我们采用了业界高可靠性的宽温DC-DC电源模块LM2679S，该芯片为超宽温工作可以调节输出电压，根据客户需求。在第二级的电源设计中，我们同样采用了工业界高可靠性的DC-DC电源模块，TPS54478，可以配置出任意核心电压，同样也是高宽温设计。
如图7所示，所述的QHD显示器主板驱动电路包括接插端子和存储器U17，所述接插端子包括CON1A部分、CON2C部分和CON2B部分，所述CON2B部分包括SYNC GND端、DDC SCL端、DDC SDA端、+5V端、HPD端、DAT0+端～DAT5+端、DAT0-端～DAT5-端、CLK+端、CLK-端；所述CON1A部分与DVI处理模块连接；
所述SYNC GND端通过电阻R161与DET_DVI信号端连接，所述SYNC GND端通过ESD抑制器D14接地；
所述存储器U17包括A0端、A1端、A2端、GND端、SDA端、SCL端、WP端、VCC端；
所述DDC SCL端通过电阻R162与SCL端连接，所述DDC SDA端通过电阻R163与SDA端连接，A0端、A1端、A2端、GND端与电容C180的一端连接并接地，所述WP端与EE_WP_DVI信号端连接，WP端通过电阻R158与电容C180的另一端、VCC端连接，所述VCC端与肖特基二极管连接，所述肖特基二极管与DVI 5V端和5V电压端连接，所述VCC端通过电阻R160与SCL端连接，并通过电阻R159与SDA端连接，所述SCL端与DVI_DDCCK信号端连接，所述SDA端与DVI_DDCDA信号端连接；
所述+5V端与DVI 5V端连接，所述+5V端通过电容C181接地，并通过电阻R164与HPD端连接，所述HPD端通过静电抑制器D15接地，所述HPD端与三极管Q4的C端连接，所述三极管Q4的B端通过电阻R165与DVI_HPD连接，所述三极管Q4的E端接地；
所述DAT0+端通过电阻R166与DVI_5_D0+信号端连接，所述DAT0-端通过电阻R166与DVI_5_D0-信号端连接，所述DAT1+端通过电阻R166与DVI_5_D1+信号端连接，所述DAT1-端通过电阻R166与DVI_5_D1-信号端连接，所述DAT2+端通过电阻R166与DVI_5_D2+信号端连接，所述DAT2-端通过电阻R166与DVI_5_D2-信号端连接，所述DAT3+端通过电阻R166与DVI_5_D3+信号端连接，所述DAT3-端通过电阻R166与DVI_5_D3-信号端连接，所述DAT4+端通过电阻R166与DVI_5_D4+信号端连接，
所述DAT4-端通过电阻R166与DVI_5_D4-信号端连接，所述DAT5+端通过电阻R166与DVI_5_D5+信号端连接，所述DAT5-端通过电阻R166与DVI_5_D5-信号端连接，所述DAT0+端～DAT5+端、DAT0-端～DAT5-端分别与静电保护器件连接。
所述三极管Q4的型号为MMBT3904，所述接插端子为J18BW64Z_12，所述存储器的型号为AT24C02N-10SC。
所述CON1A部分包括N/C端、R端、GND R端、SDA端、G端、GNDG端、SCL端、B端、GND B端、VSYNC端、ID端、+5V端、H SYNC端、DET端和GND端，所述N/C端、ID端、GND端接地；所述CON1A部分与VGA处理模块连接；
所述SDA端通过电阻R131与存储器的SDA端连接，SCL端通过电阻R130与存储器的SDL端连接，所述H SYNC端通过电阻R123与缓冲器U9的A1端连接，H SYNC端通过电阻R125接地；所述VSYNC端通过电阻R124与缓冲器U9的A2端连接，VSYNC端通过电阻R126接地；
所述R端与开关二极管D3的3脚连接，所述G端与开关二极管D4的3脚连接，所述B端与开关二极管D5的3脚连接，所述开关二极管D3的2脚、开关二极管D4的2脚、开关二极管D5的2脚与5V电源端连接，所述开关二极管D3的1脚、开关二极管D4的1脚、开关二极管D5的1脚接地；
所述R端通过电阻R112、电容C156的串联电路与RN信号端连接，并通过电阻R116接地；
所述G端通过电阻R113、电容C157的串联电路与GN信号端连接，并通过电阻R117接地；
所述B端通过电阻R114、电容C158的串联电路与BN信号端连接，并通过电阻R118接地；
所述DET端与开关二极管D6的3脚连接，并通过电阻R122与DET_VGA信号端连接；所述开关二极管D6的1脚接地，所述开关二极管D6的2脚与5V电压端连接。
所述CON2C部分包括第二+5V端、CEC/DDC GND端、DDC SCL端、DDC SDA端、CEC端、HPD端、DATO SHIELD端、CLK SHIELD端、DAT0+端～DAT2+端、DAT0-端～DAT2-端、CLK+端、CLK-端；所述CON2C部分与HDMI处理模块、TVS二极管阵列连接。
进一步的，所述信号处理及驱动单元的芯片型号为MST9104。所述接插端子的信号端和数据端与静电保护器连接。所述信号处理及驱动单元的电路图如图8所示。
此技术方案中，多路视频信号DVI,VGA,HDMI,或者DP信号另输入到显示系统时，系统可以分为自动识别和手动识别两种工作模式，当我们在自动识别模式的时候，内部时序检测电路会动态扫描每一个输入引擎。
当扫描到DVI输入端口时，输入引擎会从CLK时序中获取信号。检测到正常范围内的有效时序出现时，输入引擎就会锁定DVI信号。解码的过程中，首先会把TMDS的DVI数字编码信号解调出RGB数字信号，图像处理单元就会调用与DVI信号相匹配的参数设置。路线进行了图像持续相关的参数设置，包括图像的位置前沿后沿，分辨率，缩放因子，图像锐度，及叠加OSD用户界面；如果还有需要进行帧频变换的，还需要把图像信号送入到DDR内存中进行图像倍频处理。当稳定的时序信号处理完后，再送到画质处理单元进行伽马图像矫正，对比度调整，亮度调整，色温调整，再把经过调整后的图像数据送入到LVDS编码发送单元；最后把持续信号编码成符合液晶屏需要的时序发送出去，从而完成图像的从输入到输出所有的处理过程。
当扫描到VGA输入端口时，输入引擎会从HS,VS行场同步时序中获取信号。检测到正常范围内的有效时序出现时，输入引擎就会锁定VGA信号，通过HS/VS行场信号的频率锁定内部对应的时序配置表，内部锁相环电路通过HS行同步，持续配置表的Htotal，Vtotal值，恢复出ADC模数转换电路的采样时钟，从而把模拟的VGA信号成功转换成数字RGB信号。路线进行了图像持续相关的参数设置，包括图像的位置前沿后沿、分辨率、缩放因子、图像锐度，及叠加OSD用户界面；如果还有需要进行帧频变换的，还需要把图像信号送入到DDR内存中进行图像倍频处理。当稳定的时序信号处理完后，再送到画质处理单元进行伽马图像矫正，对比度调整，亮度调整，色温调整，再把经过调整后的图像数据送入到LVDS编码发送单元；最后把持续信号编码成符合液晶屏需要的时序发送出去，从而完成图像的从输入到输出所有的处理过程。
当扫描到DP(Display Port)输入端口时，输入引擎会从自带的时序中获取信号。检测到正常范围内的有效时序出现时，输入引擎就会锁定DP信号。解码的过程中，首先会把DP高速串行的数字编码信号解调出RGB数字信号，图像处理单元就会调用与DP信号相匹配的参数设置。路线进行了图像持续相关的参数设置，包括图像的位置前沿后沿，分辨率，缩放因子，图像锐度，及叠加OSD用户界面；如果还有需要进行帧频变换的，还需要把图像信号送入到DDR内存中进行图像倍频处理。当稳定的时序信号处理完后，再送到画质处理单元进行伽马图像矫正，对比度调整，亮度调整，色温调整，再把经过调整后的图像数据送入到LVDS编码发送单元；最后把持续信号编码成符合液晶屏需要的时序发送出去，从而完成图像的从输入到输出所有的处理过程。
当扫描到HDMI输入端口时，输入引擎会从自带的时序中获取信号。检测到正常范围内的有效时序出现时，输入引擎就会锁定HDMI信号。解码的过程中，首先会把HDMI的TMDS数字编码信号解调出RGB数字信号，图像处理单元就会调用与HDMI信号相匹配的参数设置。路线进行了图像持续相关的参数设置，包括图像的位置前沿后沿，分辨率，缩放因子，图像锐度，及叠加OSD用户界面；如果还有需要进行帧频变换的，还需要把图像信号送入到DDR内存中进行图像倍频处理。当稳定的时序信号处理完后，再送到画质处理单元进行伽马图像矫正，对比度调整，亮度调整，色温调整，再把经过调整后的图像数据送入到LVDS编码发送单元；最后把持续信号编码成符合液晶屏需要的时序发送出去，从而完成图像的从输入到输出所有的处理过程。
以上所述之具体实施方式为本实用新型的较佳实施方式，并非以此限定本实用新型的具体实施范围，本实用新型的范围包括并不限于本具体实施方式，凡依照本实用新型之形状、结构所作的等效变化均在本实用新型的保护范围内。
