欢迎光临小豌豆知识网!
当前位置:首页 > 物理技术 > 教育印鉴> 源极驱动电路与显示装置独创技术14195字

源极驱动电路与显示装置

2021-02-01 13:24:12

源极驱动电路与显示装置

  技术领域

  本发明涉及显示领域,特别涉及一种源极驱动电路与显示装置。

  背景技术

  由于显示装置具有轻薄、节能、无辐射等诸多优点,目前广泛应用于电视、个人电脑、平板电脑、个人数字助理(PDA)、手机、数码相机等电子设备中。显示装置通常包括栅极驱动电路、源极驱动电路、多条扫描线、多条数据线以及由所述多条扫描线与多条数据线交叉形成的多个像素单元。所述多条扫描线连接至栅极驱动电路,所述栅极驱动电路通过所述多条扫描线为所述多个像素单元提供栅极驱动信号。所述多条数据线连接至源极驱动电路,所述源极驱动电路通过所述多条数据线为所述多个像素单元提供源极驱动信号即显示信号。

  具体地,源极驱动电路通过时序控制信号控制开关元件的导通和截止,从而控制是否输出源极驱动信号至对应的像素单元即控制像素单元的充电时长。

  但现有的时序控制信号,由于线路的电阻和电容的影响,到远端的时序控制信号波形会失真的越来越严重,从而导致近端的控制开关元件和远端的控制开关元件导通的时长不同,进而导致近端和远端的像素单元的充电时长不同即存在亮度差异,影响显示画面亮度的均一性。

  发明内容

  本发明的目的包括提供一种源极驱动电路,以解决现有技术中源极驱动电路中的控制开关元件由于导通时长不同而导致画面亮度均一性差的问题。

  本发明提供一种源极驱动电路,包括多个控制开关元件及时序控制信号产生模块;每个控制开关元件的第一通路端接收源极驱动信号,每个控制开关元件的控制端接收所述时序控制信号产生模块产生的时序控制信号,每个控制开关元件的第二通路端与对应的数据线相连;其中,所述时序控制信号在一个周期内至少有两个下降沿或两个上升沿,每个控制开关元件在所述时序控制信号为导通电位时导通,从而使得所述源极驱动信号通过导通的控制开关元件传输至对应的数据线,每个控制开关元件在所述时序控制信号为截止电位时截止,所述截止电位至少有两个。

  在一实施方式中,所述多个控制开关元件分为奇数位控制开关元件和偶数位控制开关元件,所述时序控制信号分为奇数位时序控制信号和偶数位时序控制信号,所述奇数位控制开关元件的控制端接收所述奇数位时序控制信号,所述偶数位控制开关元件的控制端接收所述偶数位时序控制信号。

  在一实施方式中,所述奇数位时序控制信号与所述偶数位时序控制信号互为反相信号。

  在一实施方式中,每两个相邻的控制开关元件的第一通路端与源极驱动芯片的同一信号输出端口相连。

  在一实施方式中,所述多个控制开关元件均为N型MOS管。

  在一实施方式中,所述导通电位为高电位,所述截止电位为低电位。

  在一实施方式中,所述时序控制信号产生模块用于输出所述时序控制信号,所述序控制信号产生模块包括:第一开关元件、第一电阻及第一二极管;所述第一开关元件的控制端接收第一控制信号,所述第一开关元件的第一通路端接收初始时序信号,所述第一开关元件的第二通路端与所述第一二极管的阴极相连,并用于输出所述时序控制信号;所述第一电阻的第一端与第一直流电压源相连,所述第一电阻的第二端与所述第一开关元件的第二通路端相连;所述第一二极管的阳极接地。

  在一实施方式中,所述时序控制信号产生模块包括:第二开关元件、第三开关元件、电压跟随器、第二电阻、第三电阻及第四电阻;所述第二开关元件的控制端接收第一控制信号,所述第二开关元件的第一通路端通过所述第二电阻接收初始时序信号,所述第二开关元件的第二通路端接地;所述第三开关元件的控制端接收所述第一控制信号,所述第三开关元件的第一通路端通过所述第三电阻及所述第四电阻接收初始时序信号,所述第三开关元件的第二通路端与所述第二开关元件的第一通路端相连;所述电压跟随器的第一输入端与所述第三电阻和所述第四电阻的公共端相连,所述电压跟随器的第二输入端与所述电压跟随器的输出端相连,所述电压跟随器的输出端用于输出所述时序控制信号。

  本发明还提供一种显示装置,所述显示装置包括上述的源极驱动电路。

  本发明的源极驱动电路及显示装置中的时序控制信号包括在一个周期内至少有两个下降沿或两个上升沿,使得控制开关元件的导通时长更加相近,从而提高了显示画面亮度的均一性。

  附图说明

  图1为本发明一实施方式的源极驱动电路的结构示意图。

  图2为本发明一实施方式的时序控制信号与现有技术的时序控制信号的时序示意图。

  图3为本发明一实施方式的时序控制信号产生模块的电路示意图。

  图4为本发明另一实施方式的时序控制信号产生模块的电路示意图。

  图5为本发明一实施方式的时序控制信号产生模块中的信号的时序示意图。

  具体实施方式

  为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的源极驱动电路与显示装置其具体实施方式、方法、步骤、结构、特征及功效,详细说明如后。

  有关本发明的前述及其他技术内容、特点与功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。

  图1为本发明一实施方式的源极驱动电路的结构示意图。如图1所示,本发明提供一种源极驱动电路,包括多个控制开关元件,具体地,该多个控制开关元件可以均为N型MOS管。每个控制开关元件的第一通路端接收源极驱动信号,每个控制开关元件的控制端接收时序控制信号SW,每个控制开关元件的第二通路端与对应的数据线Sn相连。其中,时序控制信号SW在一个周期内至少有两个下降沿或两个上升沿,每个控制开关元件在时序控制信号SW为导通电位时导通,从而使得源极驱动信号通过导通的控制开关元件传输至对应的数据线Sn,每个控制开关元件在时序控制信号SW为截止电位时截止,导通电位例如为第一电位,截止电位至少包括2个电位,例如为第二电位及第三电位。

  图2为本发明一实施方式的时序控制信号的时序示意图。请同时参考图1及图2,时序控制信号SW在一个周期内至少有两个下降沿。每个控制开关元件T在时序控制信号SW为第一高电位时导通,从而使得源极驱动信号通过导通的控制开关元件T1传输至对应的数据线Sn,每个控制开关元件T在时序控制信号SW为第一低电位及第二低电位时均截止。当然,在其他实施例中,该时序控制信号在例如一个周期内有三个下降沿,即对应地,截止电位包括三个电位。

  在一实施方式中,多个控制开关元件T分为奇数位控制开关元件T1和偶数位控制开关元件T2,时序控制信号SW分为奇数位时序控制信号SW1和偶数位时序控制信号SW2,奇数位控制开关元件T1的控制端接收奇数位时序控制信号SW1,偶数位控制开关元件T2的控制端接收偶数位时序控制信号SW2。此外,每两个相邻的控制开关元件T1、T2的第一通路端接收的源极驱动信号相同(源极驱动信号由源极驱动芯片(source IC)提供)。在其他实施方式中,多个控制开关元件T中的每相邻的三个控制开关元件分为一组,奇数组的控制开关元件接收奇数位时序控制信号SW1,偶数组的控制开关元件接收奇数位时序控制信号SW2。每组控制开关元件的第一通路端接收的源极驱动信号相同。

  在一实施方式中,奇数位时序控制信号SW1与偶数位时序控制信号SW2互为反相信号。在其他实施方式中,奇数位时序控制信号SW1与偶数位时序控制信号SW2也可以为同相信号。

  由于本实施例的源极驱动电路中的控制开关元件T接收的时序控制信号SW在一个周期内至少有两个下降沿,使得每个控制开关元件T在时序控制信号SW为第一高电位时导通,从而使得源极驱动信号通过导通的控制开关元件T1传输至对应的数据线Sn,每个控制开关元件T在时序控制信号SW为第一低电位及第二低电位时均截止,因此,避免了现有技术中由于远端的时序控制信号波形SW’失真(由高电平缓慢地逐渐变为低电位而非理想的下降沿)而导致像素单元充电时长不同形成的画面亮度不均的问题。

  图3为本发明一实施方式的时序控制信号产生模块的电路示意图。如图3所示,第一时序控制信号产生模块用于输出时序控制信号,第一时序控制信号产生模块包括:第一开关元件Q1、第一电阻R1及第一二极管D1。

  具体地,第一开关元件Q1的控制端接收第一控制信号GPIO,第一开关元件Q1的第一通路端接收初始时序信号VCC1,第一开关元件Q1的第二通路端与第一二极管D1的阴极相连,并用于输出时序控制信号SW。第一电阻R1的第一端与第一直流电压源VCC2相连,第一电阻R2的第二端与第一开关元件Q1的第二通路端相连。第一二极管D1的阳极接地。

  其中,时序控制信号SW的第一高电位的电压值由初始时序信号VCC1的高电位的电压值决定,时序控制信号SW的第一低电位的电压值由第一直流电压源VCC2的电压值决定,时序控制信号SW的维持在第一低电位的时长与第一控制信号GPIO维持在高电位的时长相同。图5为本发明一实施方式的时序控制信号产生模块中的信号的时序示意图。请同时参考图3及图5,如图3所示的时序控制信号产生模块的工作原理可以但不限于如下:

  1、当第一控制信号GPIO为低电平时,初始时序信号VCC1为高电平,第一开关元件Q1导通,时序控制信号SW通过导通的第一开关元件Q1被初始时序信号VCC1拉高(时序控制信号SW的电压跟随初始时序信号VCC1的电压)。

  2、当第一控制信号GPIO为由低电平变为高电平时,第一开关元件Q1截止,时序控制信号SW被第一直流电压源VCC2拉低(时序控制信号SW的电压跟第一直流电压源VCC2的电压)。

  3、当第一控制信号GPIO为由高电平变为低电平时,初始时序信号VCC1由高电平变为低电平,第一开关元件Q1导通,时序控制信号SW通过导通的第一开关元件Q1被初始时序信号VCC1进一步拉低(时序控制信号SW的电压跟随初始时序信号VCC1的电压)。

  图4为本发明另一实施方式的时序控制信号产生模块的电路示意图。如图4所示,时序控制信号产生模块包括:第二开关元件Q2、第三开关元件Q3、电压跟随器U1、第二电阻R2、第三电阻R3及第四电阻R4。第二开关元件Q2的控制端接收第一控制信号GPIO,第二开关元件Q2的第一通路端通过第二电阻R2接收初始时序信号VCC1,第二开关元件Q2的第二通路端接地。第三开关元件Q3的控制端接收第一控制信号GPIO,第三开关元件Q3的第一通路端通过第三电阻R3及第四电阻R4接收初始时序信号VCC1,第三开关元件Q3的第二通路端与第二开关元件Q2的第一通路端相连。电压跟随器U1的第一输入端与第三电阻R3和第四电阻R4的公共端相连,电压跟随器U1的第二输入端与电压跟随器U2的输出端相连,电压跟随器U2的输出端用于输出时序控制信号SW。

  请同时参考图4及图5,如图4所示的时序控制信号产生模块的工作原理可以但不限于如下:

  1、当第一控制信号GPIO为低电平时,初始时序信号VCC1为高电平,第二开关元件Q2及第三开关元件Q3截止,时序控制信号SW被初始时序信号VCC1拉高(时序控制信号SW的电压跟随初始时序信号VCC1的电压)。

  2、当第一控制信号GPIO为由低电平变为高电平时,第二开关元件Q2及第三开关元件Q3导通,时序控制信号SW被拉低。

  3、当第一控制信号GPIO为由高电平变为低电平时,初始时序信号VCC1为低电平,第二开关元件Q2及第三开关元件Q3截止,时序控制信号SW被初始时序信号VCC1进一步拉低(时序控制信号SW的电压跟随初始时序信号VCC1的电压)。

  本发明的源极驱动电路及显示装置中的时序控制信号包括在一个周期内至少有两个下降沿或两个上升沿,使得控制开关元件的导通时长更加相近,从而提高了显示画面亮度的均一性。

  以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述所揭示的技术内容作出些许变更或修饰等,凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等,均应包含在本发明的保护范围之内。

《源极驱动电路与显示装置.doc》
将本文的Word文档下载到电脑,方便收藏和打印
推荐度:
点击下载文档

文档为doc格式(或pdf格式)